会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 56. 发明专利
    • 具有多個摻雜矽層之薄膜電晶體 THIN FILM TRANSISTORS HAVING MULTIPLE DOPED SILICON LAYERS
    • 具有多个掺杂硅层之薄膜晶体管 THIN FILM TRANSISTORS HAVING MULTIPLE DOPED SILICON LAYERS
    • TW201133646A
    • 2011-10-01
    • TW099137226
    • 2010-10-29
    • 應用材料股份有限公司
    • 古田學崔壽永大森研治
    • H01L
    • H01L29/66765G02F1/1362H01L29/78618
    • 本發明之實施例係大致上關於TFT及其製造方法。在此揭示之TFT是矽系TFT,其中主動通道包含非晶矽。多個摻雜矽層係沉積在非晶矽上方,其中摻雜矽層之電阻率在和非晶矽層的界面處比在和源極及汲極電極的界面處更高。替代地,單一摻雜矽層係沉積在非晶矽上方,其中單一摻雜層之性質係在厚度中改變。在和源極及汲極電極的界面處具有較低電阻率是較佳的,但是較低電阻率通常意謂著較低的基材產能。藉由使用多個或分級層,可達到低電阻率。在此揭示之實施例係包括低電阻率而不會犧牲基材產能。
    • 本发明之实施例系大致上关于TFT及其制造方法。在此揭示之TFT是硅系TFT,其中主动信道包含非晶硅。多个掺杂硅层系沉积在非晶硅上方,其中掺杂硅层之电阻率在和非晶硅层的界面处比在和源极及汲极电极的界面处更高。替代地,单一掺杂硅层系沉积在非晶硅上方,其中单一掺杂层之性质系在厚度中改变。在和源极及汲极电极的界面处具有较低电阻率是较佳的,但是较低电阻率通常意谓着较低的基材产能。借由使用多个或分级层,可达到低电阻率。在此揭示之实施例系包括低电阻率而不会牺牲基材产能。
    • 59. 发明专利
    • 用以控制電漿均勻性之方法與設備 METHOD AND APPARATUS FOR CONTROLLING PLASMA UNIFORMITY
    • 用以控制等离子均匀性之方法与设备 METHOD AND APPARATUS FOR CONTROLLING PLASMA UNIFORMITY
    • TW200948214A
    • 2009-11-16
    • TW097150667
    • 2008-12-25
    • 應用材料股份有限公司
    • 庫德拉裘茲福古田學索倫森卡爾A崔壽永懷特約翰M
    • H05HH01L
    • H01J37/32623C23C16/345C23C16/5096H01J37/32082
    • 系統、方法、與設備係涉及用來在一基材上沈積一薄膜之電漿處理室。該電漿處理室包含一蓋組件,蓋組件具有一接地板、一背板、以及存在於該接地板和該背板之間的不均勻體。該不均勻體會干擾RF波的均勻性,並在該接地板和該背板間造成阻抗不平衡。該不均勻體可包含一結構或不均勻表面之縮短的間距。不均勻表面之縮短的間距可存在於該接地板和該背板之間一第一端處之一第一距離與該接地板和該背板之間一第二端處之一第二距離不同處。該結構可以從2公分至10公分厚,覆蓋20%至50%的背板,並且遠離存在於該腔室內部的不連續處設置。
    • 系统、方法、与设备系涉及用来在一基材上沉积一薄膜之等离子处理室。该等离子处理室包含一盖组件,盖组件具有一接地板、一背板、以及存在于该接地板和该背板之间的不均匀体。该不均匀体會干擾RF波的均匀性,并在该接地板和该背板间造成阻抗不平衡。该不均匀体可包含一结构或不均匀表面之缩短的间距。不均匀表面之缩短的间距可存在于该接地板和该背板之间一第一端处之一第一距离与该接地板和该背板之间一第二端处之一第二距离不同处。该结构可以从2公分至10公分厚,覆盖20%至50%的背板,并且远离存在于该腔室内部的不连续处设置。