专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明授权

US08772751B2 Variable resistance semiconductor memory device 有权
标题翻译：可变电阻半导体存储器件
公开(公告)号：US08772751B2
公开(公告)日：2014-07-08
申请号：US13234388
申请日：2011-09-16
申请人： Akira Takashima , Daisuke Matsushita , Takashi Yamauchi , Yuuichi Kamimuta , Hidenori Miyagawa
发明人： Akira Takashima , Daisuke Matsushita , Takashi Yamauchi , Yuuichi Kamimuta , Hidenori Miyagawa
IPC分类号： H01L47/00 , H01L45/00
CPC分类号： H01L45/04 , G11C11/56 , G11C13/0002 , G11C13/0007 , G11C2213/33 , G11C2213/52 , H01L27/101 , H01L27/2409 , H01L27/2463 , H01L45/085 , H01L45/148
摘要： According to one embodiment, a memory device includes a first electrode including a crystallized SixGe1-x layer (0≦x
摘要翻译：根据一个实施例，存储器件包括包括结晶的SixGe1-x层（0和n1E; x <1）的第一电极，包括金属元件的第二电极，在第一和第二电极之间的可变电阻部分，非晶Si层，以及控制非晶Si层中的细丝的控制电路，所述灯丝包括金属元件。

42. 发明申请

US20120243292A1 MEMORY DEVICE 有权
标题翻译：内存设备
公开(公告)号：US20120243292A1
公开(公告)日：2012-09-27
申请号：US13234388
申请日：2011-09-16
申请人： Akira TAKASHIMA , Daisuke Matsushita , Takashi Yamauchi , Yuuichi Kamimuta , Hidenori Miyagawa
发明人： Akira TAKASHIMA , Daisuke Matsushita , Takashi Yamauchi , Yuuichi Kamimuta , Hidenori Miyagawa
IPC分类号： G11C11/00 , H01L21/8239 , H01L45/00
CPC分类号： H01L45/04 , G11C11/56 , G11C13/0002 , G11C13/0007 , G11C2213/33 , G11C2213/52 , H01L27/101 , H01L27/2409 , H01L27/2463 , H01L45/085 , H01L45/148
摘要： According to one embodiment, a memory device includes a first electrode including a crystallized SixGe1-x layer (0≦x
摘要翻译：根据一个实施例，存储器件包括包括结晶的SixGe1-x层（0和n1E; x <1）的第一电极，包括金属元件的第二电极，在第一和第二电极之间的可变电阻部分，非晶Si层，以及控制非晶Si层中的细丝的控制电路，所述灯丝包括金属元件。

43. 发明授权

US07884423B2 Semiconductor device and fabrication method thereof 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：US07884423B2
公开(公告)日：2011-02-08
申请号：US12134516
申请日：2008-06-06
申请人： Kunihiko Iwamoto , Arito Ogawa , Yuuichi Kamimuta
发明人： Kunihiko Iwamoto , Arito Ogawa , Yuuichi Kamimuta
IPC分类号： H01L21/70 , H01L21/8238
CPC分类号： H01L29/517 , C23C16/45529 , C23C16/45531 , H01L21/28194 , H01L21/3141 , H01L21/31637 , H01L21/31641 , H01L21/31645 , H01L21/823857 , H01L29/495 , H01L29/4966 , H01L29/4975 , H01L29/513
摘要： CMISFETs having a symmetrical flat band voltage, the same gate electrode material, and a high permittivity dielectric layer is provided for a semiconductor device including n-MISFETs and p-MISFETs, and a fabrication method thereof, the n-MISFETs including: a first metal oxide layer 20, placed on the 1st gate insulating film 16, having a composition ratio shown with M1xM2yO (where M1=Y, La, Ce, Pr, Nd, Sm, Gd, Th, Dy, Ho, Er, Tm, Yb or Lu, M2=Hf, Zr or Ta, and x/(x+y)>0.12); a second metal oxide layer 24; and a second metal oxide layer 24, the p-MISFETs including: a second gate insulating film 18 placed on the surface of the semiconductor substrate 10; a third metal oxide layer 22, placed on the 2nd gate insulating film 18, having a composition ratio shown with M3zM4wO (M3=Al, M4=Hf, Zr or Ta, and z/(z+w)>0.14); a fourth metal oxide layer 26; and a second conductive layer 30 placed on the fourth metal oxide layer 26.
摘要翻译：对于包括n-MISFET和p-MISFET的半导体器件及其制造方法，提供具有对称平带电压的CMISFET，相同的栅电极材料和高介电常数介电层及其制造方法，所述n-MISFET包括：第一金属（M1 = Y，La，Ce，Pr，Nd，Sm，Gd，Th，Dy，Ho，Er，Tm，Yb或...的组成比）放置在第1栅极绝缘膜16上的氧化物层20 Lu，M2 = Hf，Zr或Ta，x /（x + y）> 0.12）; 第二金属氧化物层24; 和第二金属氧化物层24，p-MISFET包括：放置在半导体衬底10的表面上的第二栅极绝缘膜18; 放置在第二栅极绝缘膜18上的第三金属氧化物层22具有M3zM4wO（M3 = Al，M4 = Hf，Zr或Ta，z /（z + w）> 0.14）所示的组成比; 第四金属氧化物层26; 以及放置在第四金属氧化物层26上的第二导电层30。

44. 发明授权

US07713884B2 Method of manufacturing semiconductor device that includes forming metal oxide film on semiconductor wafer 有权
标题翻译：包括在半导体晶片上形成金属氧化物膜的半导体器件的制造方法
公开(公告)号：US07713884B2
公开(公告)日：2010-05-11
申请号：US12142634
申请日：2008-06-19
申请人： Hiromi Ito , Yuuichi Kamimuta , Yukimune Watanabe , Shinji Migita
发明人： Hiromi Ito , Yuuichi Kamimuta , Yukimune Watanabe , Shinji Migita
IPC分类号： H01L21/473
CPC分类号： H01L21/3141 , C23C16/405 , C23C16/45544 , H01L21/02178 , H01L21/02181 , H01L21/02192 , H01L21/02205 , H01L21/0228 , H01L21/28052 , H01L21/3162 , H01L21/31645 , H01L29/517 , H01L29/665 , H01L29/7833
摘要： A semiconductor wafer is placed in a chamber of a film-deposition apparatus, and gas in the chamber is exhausted from a gas exhaust outlet. Then, with interrupting the exhaust, an inert gas is introduced into the chamber so that the chamber has a pressure of 133 Pa or higher and lower than 101325 Pa, and then a mixed gas of an inert gas and a source gas for depositing a metal oxide film is introduced into the chamber. Then, after exhausting the gas in the chamber, an oxidation gas is introduced into the chamber to react with the molecules of the source gas absorbed on the semiconductor wafer to form a metal oxide film on the semiconductor wafer. By repeating these steps, a metal oxide film having a desired film thickness is deposited on the semiconductor wafer with a film-thickness distribution by an ALD method.
摘要翻译：将半导体晶片放置在成膜装置的室中，并且将室内的气体从排气口排出。然后，通过中断排气，将惰性气体引入室中，使得室具有133Pa以上且低于101325Pa的压力，然后将惰性气体和用于沉积金属的源气体的混合气体氧化膜被引入室中。然后，在室中排出气体之后，将氧化气体引入室中以与吸收在半导体晶片上的源气体的分子反应，以在半导体晶片上形成金属氧化物膜。通过重复这些步骤，具有所需膜厚度的金属氧化物膜通过ALD法以薄膜厚度分布沉积在半导体晶片上。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式