专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明专利

TWI304239B 晶片構裝及其製程 SEMICONDUCTOR CHIP, CHIP PACKAGE AND CHIP PACKAGE PROCESS 有权
简体标题：芯片构装及其制程 SEMICONDUCTOR CHIP, CHIP PACKAGE AND CHIP PACKAGE PROCESS
公开(公告)号：TWI304239B
公开(公告)日：2008-12-11
申请号：TW096126071
申请日：2004-09-20
申请人：米輯電子股份有限公司 MEGICA CORPORATION
发明人：林茂雄
IPC分类号： H01L
CPC分类号： H01L2224/73204 , H01L2924/014
摘要：本發明之晶片構裝及其製程,係將半導體晶片之厚金屬線路直接接觸地大面積連接另一電路連接構件之線路,或是透過含有聚合物及金屬粒子的導電層大面積地連接另一電路連接構件之線路,藉以降低半導體晶片之厚金屬線路與電路連接構件之線路間的電阻。若是大面積電性連接之半導體晶片之厚金屬線路與電路連接構件之線路係作為訊號傳輸之用時,則半導體晶片之厚金屬線路與電路連接構件之線路可以提供較穩定的訊號傳輸;若是大面積電性連接之半導體晶片之厚金屬線路與電路連接構件之線路係作為電源滙流排或接地滙流排之用時,則半導體晶片之厚金屬線路及/或電路連接構件之線路可以提供較穩定的電源電壓或接地電壓。
简体摘要：本发明之芯片构装及其制程,系将半导体芯片之厚金属线路直接接触地大面积连接另一电路连接构件之线路,或是透过含有聚合物及金属粒子的导电层大面积地连接另一电路连接构件之线路,借以降低半导体芯片之厚金属线路与电路连接构件之线路间的电阻。若是大面积电性连接之半导体芯片之厚金属线路与电路连接构件之线路系作为信号传输之用时,则半导体芯片之厚金属线路与电路连接构件之线路可以提供较稳定的信号传输;若是大面积电性连接之半导体芯片之厚金属线路与电路连接构件之线路系作为电源汇流排或接地汇流排之用时,则半导体芯片之厚金属线路及/或电路连接构件之线路可以提供较稳定的电源电压或接地电压。

42. 发明专利

TW200845254A 晶片組裝結構 CHIP ASSEMBLY 审中-公开
简体标题：芯片组装结构 CHIP ASSEMBLY
公开(公告)号：TW200845254A
公开(公告)日：2008-11-16
申请号：TW097108486
申请日：2008-03-11
申请人：米輯電子股份有限公司 MEGICA CORPORATION
发明人：李進源 LEE, JIN YUAN , 羅心榮 LO, HSIN JUNG
IPC分类号： H01L
CPC分类号： H01L24/86 , H01L23/3107 , H01L23/3121 , H01L23/4985 , H01L24/11 , H01L24/12 , H01L24/16 , H01L24/29 , H01L24/81 , H01L24/83 , H01L24/90 , H01L2224/02311 , H01L2224/03462 , H01L2224/0401 , H01L2224/05018 , H01L2224/05027 , H01L2224/05124 , H01L2224/05144 , H01L2224/05147 , H01L2224/05155 , H01L2224/05166 , H01L2224/05171 , H01L2224/05181 , H01L2224/05558 , H01L2224/05559 , H01L2224/05572 , H01L2224/05624 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/11462 , H01L2224/1147 , H01L2224/11912 , H01L2224/13147 , H01L2224/13644 , H01L2224/29111 , H01L2224/2919 , H01L2224/81191 , H01L2224/81203 , H01L2224/81801 , H01L2224/83192 , H01L2924/00013 , H01L2924/0002 , H01L2924/01006 , H01L2924/01011 , H01L2924/01013 , H01L2924/01015 , H01L2924/01018 , H01L2924/01019 , H01L2924/01022 , H01L2924/01024 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01049 , H01L2924/0105 , H01L2924/01073 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/0132 , H01L2924/0133 , H01L2924/0134 , H01L2924/04941 , H01L2924/04953 , H01L2924/0665 , H01L2924/0781 , H01L2924/10329 , H01L2924/12044 , H01L2924/1305 , H01L2924/14 , H01L2924/15787 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/00014 , H01L2224/13099 , H01L2924/00 , H01L2924/01014 , H01L2924/01032 , H01L2924/01031 , H01L2224/05552 , H01L2924/013
摘要：本發明係提供一種晶片組裝結構,其係包括一半導體晶片、一凸塊與一外部電路。此半導體晶片包括一半導體基底、一電晶體位在半導體基底內或上、複數介電層位在半導體基底上方、一金屬線路結構位在半導體基底上方且連接電晶體以及一保護層位在電晶體上方、位在金屬線路結構上方與位在這些介電層上方。此凸塊透過位在保護層內之一開口連接金屬線路結構,且此凸塊包括一黏著/阻障層與一金層位在黏著/阻障層上方。此外部電路可以利用捲帶式封裝、薄膜覆晶封裝或玻璃覆晶組裝方式連接凸塊。
简体摘要：本发明系提供一种芯片组装结构,其系包括一半导体芯片、一凸块与一外部电路。此半导体芯片包括一半导体基底、一晶体管位在半导体基底内或上、复数介电层位在半导体基底上方、一金属线路结构位在半导体基底上方且连接晶体管以及一保护层位在晶体管上方、位在金属线路结构上方与位在这些介电层上方。此凸块透过位在保护层内之一开口连接金属线路结构,且此凸块包括一黏着/阻障层与一金层位在黏着/阻障层上方。此外部电路可以利用卷带式封装、薄膜覆晶封装或玻璃覆晶组装方式连接凸块。

43. 发明专利

TWI300963B 具有打線墊片之晶片 STRUCTURE OF WIRE BONDING OVER SEMICONDUCTOR CHIP 有权
简体标题：具有打线垫片之芯片 STRUCTURE OF WIRE BONDING OVER SEMICONDUCTOR CHIP
公开(公告)号：TWI300963B
公开(公告)日：2008-09-11
申请号：TW095138283
申请日：2002-09-25
申请人：米輯電子股份有限公司 MEGICA CORPORATION
发明人：李進源 LEE, JIN-YUAN , 陳盈智 CHEN, YING-CHIH
IPC分类号： H01L
CPC分类号： H01L24/05 , H01L2224/04042 , H01L2224/05556 , H01L2224/48463 , H01L2924/00014 , H01L2924/00
摘要：一種晶片,適用於藉由一打線製程使至少一導線與晶片電性
連接,晶片至少包括一基底、一線路結構層及至少一打線墊片。
基底具有多個主動元件,係位在基底之一表面上。線路結構層係
位在基底上,線路結構層包括一介電結構體及一金屬微線路結構
體,金屬微線路結構體係交錯於介電結構體中,並且金屬微線
路結構體與主動元件電性連接。打線墊片係配置在位於主動元件
上之線路結構層上,而打線墊片與線路結構層之金屬微線路結構
體電性連接,而導線係接合在打線墊片上。
简体摘要：一种芯片,适用于借由一打线制程使至少一导线与芯片电性连接,芯片至少包括一基底、一线路结构层及至少一打线垫片。基底具有多个主动组件,系位在基底之一表面上。线路结构层系位在基底上,线路结构层包括一介电结构体及一金属微线路结构体,金属微线路结构体系交错于介电结构体中,并且金属微线路结构体与主动组件电性连接。打线垫片系配置在位于主动组件上之线路结构层上,而打线垫片与线路结构层之金属微线路结构体电性连接,而导线系接合在打线垫片上。

44. 发明专利

TW200814211A 晶片構裝及其製程 SEMICONDUCTOR CHIP, CHIP PACKAGE AND CHIP PACKAGE PROCESS 审中-公开
简体标题：芯片构装及其制程 SEMICONDUCTOR CHIP, CHIP PACKAGE AND CHIP PACKAGE PROCESS
公开(公告)号：TW200814211A
公开(公告)日：2008-03-16
申请号：TW096126071
申请日：2004-09-20
申请人：米輯電子股份有限公司 MEGICA CORPORATION
发明人：林茂雄
IPC分类号： H01L
CPC分类号： H01L2224/73204 , H01L2924/014
摘要：本發明之晶片構裝及其製程,係將半導體晶片之厚金屬線路直接接觸地大面積連接另一電路連接構件之線路,或是透過含有聚合物及金屬粒子的導電層大面積地連接另一電路連接構件之線路,藉以降低半導體晶片之厚金屬線路與電路連接構件之線路間的電阻。若是大面積電性連接之半導體晶片之厚金屬線路與電路連接構件之線路係作為訊號傳輸之用時,則半導體晶片之厚金屬線路與電路連接構件之線路可以提供較穩定的訊號傳輸;若是大面積電性連接之半導體晶片之厚金屬線路與電路連接構件之線路係作為電源滙流排或接地滙流排之用時,則半導體晶片之厚金屬線路及/或電路連接構件之線路可以提供較穩定的電源電壓或接地電壓。
简体摘要：本发明之芯片构装及其制程,系将半导体芯片之厚金属线路直接接触地大面积连接另一电路连接构件之线路,或是透过含有聚合物及金属粒子的导电层大面积地连接另一电路连接构件之线路,借以降低半导体芯片之厚金属线路与电路连接构件之线路间的电阻。若是大面积电性连接之半导体芯片之厚金属线路与电路连接构件之线路系作为信号传输之用时,则半导体芯片之厚金属线路与电路连接构件之线路可以提供较稳定的信号传输;若是大面积电性连接之半导体芯片之厚金属线路与电路连接构件之线路系作为电源汇流排或接地汇流排之用时,则半导体芯片之厚金属线路及/或电路连接构件之线路可以提供较稳定的电源电压或接地电压。

45. 发明专利

TW200744174A 晶片封裝製程 METHOD FOR FABRICATING CHIP PACKAGE 审中-公开
简体标题：芯片封装制程 METHOD FOR FABRICATING CHIP PACKAGE
公开(公告)号：TW200744174A
公开(公告)日：2007-12-01
申请号：TW096117886
申请日：2007-05-18
申请人：米輯電子股份有限公司 MEGICA CORPORATION
发明人：林茂雄 MOU-SHIUNG LIN , 李進源 JIN-YUAN LEE
IPC分类号： H01L
CPC分类号： H01L24/05 , H01L2224/48463
摘要：本發明係提供一種晶片封裝製程,其係形成一光阻層在一保護層上方的一金屬層上,且位在光阻層內之一開口暴露出此金屬層,再來利用含有金及亞硫酸根離子之電鍍液電鍍一金層在此開口所暴露出之金屬層上,並在去除光阻層及未在金層下方的金屬層後,透過切割製程以形成複數晶片,接著對晶片進行封裝製程;其中在形成光阻層的步驟中,係利用一倍的曝光機以含有G線(G-line)、H線(H-line)與I線(I-line)三種波長中至少二者之光源照射光阻層進行曝光。
简体摘要：本发明系提供一种芯片封装制程,其系形成一光阻层在一保护层上方的一金属层上,且位在光阻层内之一开口暴露出此金属层,再来利用含有金及亚硫酸根离子之电镀液电镀一金层在此开口所暴露出之金属层上,并在去除光阻层及未在金层下方的金属层后,透过切割制程以形成复数芯片,接着对芯片进行封装制程;其中在形成光阻层的步骤中,系利用一倍的曝光机以含有G线(G-line)、H线(H-line)与I线(I-line)三种波长中至少二者之光源照射光阻层进行曝光。

46. 发明专利

TW200725690A 奈米碳管線路元件結構及其製程 CABON ALLOTROPY OF CIRCUIT STRUCTURE AND FABRICATION METHOD THEREOF 审中-公开
简体标题：奈米碳管线路组件结构及其制程 CABON ALLOTROPY OF CIRCUIT STRUCTURE AND FABRICATION METHOD THEREOF
公开(公告)号：TW200725690A
公开(公告)日：2007-07-01
申请号：TW095143682
申请日：2006-11-27
申请人：米輯電子股份有限公司 MEGICA CORPORATION
发明人：林茂雄 LIN, MOU-SHIUNG , 周健康 CHOU, CHIEN-KANG , 羅心榮 LO, HSIN-JUNG , 楊秉榮 YANG, PING-JUNG
IPC分类号： H01L , B82B
CPC分类号： H01L24/05 , H01L2224/48463
摘要：本發明提供一種奈米碳管線路元件結構,包括一半導體基底;一細連線結構,位在該半導體基底上,該細連線結構具有至少一接墊;一保護層,位在該細連線結構上,該接墊暴露在該保護層之一開口內;至少一奈米碳管層,位在該細連線結構及該保護層上,該奈米碳管層電連接該接墊。利用導電性奈米碳管作為半導體元件線路之材質,利用奈米碳管導電特性、可撓曲及高强度,使半導體元件的線路更細、更密集。
简体摘要：本发明提供一种奈米碳管线路组件结构,包括一半导体基底;一细连接结构,位在该半导体基底上,该细连接结构具有至少一接垫;一保护层,位在该细连接结构上,该接垫暴露在该保护层之一开口内;至少一奈米碳管层,位在该细连接结构及该保护层上,该奈米碳管层电连接该接垫。利用导电性奈米碳管作为半导体组件线路之材质,利用奈米碳管导电特性、可挠曲及高强度,使半导体组件的线路更细、更密集。

47. 发明专利

TW200636911A 晶片結構及其製作方法 CHIP STRUCTURE AND METHOD FOR FABRICATING THE SAME 审中-公开
简体标题：芯片结构及其制作方法 CHIP STRUCTURE AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TW200636911A
公开(公告)日：2006-10-16
申请号：TW094133248
申请日：2005-09-23
申请人：米輯電子股份有限公司 MEGICA CORPORATION
发明人：林茂雄 MOU-SHIUNG LIN , 周健康 CHIEN-KANG CHOU , 羅心榮 HSIN-JUNG LO
IPC分类号： H01L
CPC分类号： H01L2224/16225 , H01L2924/15174 , H01L2924/15311
摘要：本發明針對高性能積體電路提供一後護層(post–passivation)之頂層金屬結構。積體電路包括半導體基底、一薄膜金屬結構、一保護層及一頂層金屬結構。半導體元件係形成在半導體基底內，薄膜金屬結構包括細金屬內連線連接到半導體元件上，且有一保護層形成於其上。保護層內之開孔可以暴露出細金屬內連線之連接墊。頂層金屬結構形成於保護層上，且連接到細金屬內連線，此頂層金屬結構包括頂層金屬線路，其厚度及寬度遠大於保護層下之細金屬內連線。藉由頂層金屬結構可以使保護層下之薄膜金屬結構的多個部份連接。保護層上的頂層金屬結構之電阻電容乘積值比如係遠小於保護層下之薄膜金屬結構之電阻電容乘積值。
简体摘要：本发明针对高性能集成电路提供一后护层(post–passivation)之顶层金属结构。集成电路包括半导体基底、一薄膜金属结构、一保护层及一顶层金属结构。半导体组件系形成在半导体基底内，薄膜金属结构包括细金属内连接连接到半导体组件上，且有一保护层形成于其上。保护层内之开孔可以暴露出细金属内连接之连接垫。顶层金属结构形成于保护层上，且连接到细金属内连接，此顶层金属结构包括顶层金属线路，其厚度及宽度远大于保护层下之细金属内连接。借由顶层金属结构可以使保护层下之薄膜金属结构的多个部份连接。保护层上的顶层金属结构之电阻电容乘积值比如系远小于保护层下之薄膜金属结构之电阻电容乘积值。

48. 发明公开

EP2365524A3 Post passivation interconnection schemes on top of the IC chips 有权
标题翻译： Nachpassivierungs-Verbindungsschema auf IC芯片
公开(公告)号：EP2365524A3
公开(公告)日：2011-12-21
申请号：EP11002133.4
申请日：2001-08-27
申请人： Megica Corporation
发明人： Lin, Mou-Shiung
IPC分类号： H01L23/50 , H01L21/768 , H01L23/528 , H01L23/532 , H01L23/60
CPC分类号： H01L23/60 , H01L21/768 , H01L21/76801 , H01L21/76838 , H01L23/5222 , H01L23/5223 , H01L23/5227 , H01L23/5283 , H01L23/5286 , H01L23/5329 , H01L23/53295 , H01L23/62 , H01L24/05 , H01L27/0248 , H01L2924/12042 , H01L2924/12044 , H01L2924/14 , H01L2924/3011 , H01L2924/00
摘要： A new method is provided for the creation of interconnect lines. Fine line interconnects are provided in a first layer of dielectric overlying semiconductor circuits that have been created in or on the surface of a substrate. A layer of passivation is deposited over the layer of dielectric, a thick second layer of dielectric is created over the surface of the layer of passivation. Thick and wide interconnect lines are created in the thick second layer of dielectric. The first layer of dielectric may also be eliminated, creating the wide thick interconnect network on the surface of the layer of passivation that has been deposited over the surface of a substrate.
摘要翻译：提供了一种创建互连线的新方法。细线互连提供在已经在衬底的表面中或其上形成的半导体电路的第一绝缘层中。钝化层沉积在电介质层上，在钝化层的表面上形成厚的第二层电介质。在厚的第二层电介质中产生厚而宽的互连线。也可以消除第一层电介质，在已经沉积在衬底的表面上的钝化层的表面上产生宽厚的互连网络。

49. 发明公开

EP2380415A1 CHIP PACKAGES WITH POWER MANAGEMENT INTEGRATED CIRCUITS AND RELATED TECHNIQUES 失效转让
标题翻译：芝加哥麻醉师
公开(公告)号：EP2380415A1
公开(公告)日：2011-10-26
申请号：EP09835798.1
申请日：2009-12-22
申请人： Megica Corporation
发明人： LIN, Mou-shiung , LEE, Jin-Yuan
IPC分类号： H05K3/42
CPC分类号： H01L23/5329 , H01L23/642 , H01L23/645 , H01L24/45 , H01L24/48 , H01L24/73 , H01L25/0652 , H01L25/16 , H01L2224/05001 , H01L2224/05008 , H01L2224/05022 , H01L2224/05023 , H01L2224/05027 , H01L2224/0508 , H01L2224/05124 , H01L2224/05139 , H01L2224/05144 , H01L2224/05147 , H01L2224/05155 , H01L2224/05164 , H01L2224/05166 , H01L2224/05171 , H01L2224/05181 , H01L2224/05184 , H01L2224/05186 , H01L2224/05568 , H01L2224/05569 , H01L2224/05572 , H01L2224/05624 , H01L2224/05639 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/05664 , H01L2224/05666 , H01L2224/05684 , H01L2224/16 , H01L2224/16145 , H01L2224/16225 , H01L2224/16245 , H01L2224/32145 , H01L2224/32225 , H01L2224/45124 , H01L2224/45139 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2224/48247 , H01L2224/48465 , H01L2224/73265 , H01L2924/00011 , H01L2924/01013 , H01L2924/01015 , H01L2924/01019 , H01L2924/01029 , H01L2924/01046 , H01L2924/01047 , H01L2924/01077 , H01L2924/01078 , H01L2924/01079 , H01L2924/04941 , H01L2924/09701 , H01L2924/10253 , H01L2924/12044 , H01L2924/1305 , H01L2924/13091 , H01L2924/14 , H01L2924/15192 , H01L2924/15311 , H01L2924/15331 , H01L2924/181 , H01L2924/19041 , H01L2924/19042 , H01L2924/19104 , H01L2924/30107 , H01L2924/3011 , Y10T307/406 , H01L2924/00014 , H01L2924/00 , H01L2924/00012 , H01L2924/01074 , H01L2924/04953 , H01L2924/01004
摘要： Chip packages having power management integrated circuits are described. Power management integrated circuits can be combined with on-chip passive devices, and can provide voltage regulation, voltage conversion, dynamic voltage scaling, and battery management or charging. The on-chip passive devices can include inductors, capacitors, or resistors. Power management using a built-in voltage regulator or converter can provide for immediate adjustment of the voltage range to that which is needed. This improvement allows for easier control of electrical devices of different working voltages and decreases response time of electrical devices. Related fabrication techniques are described.
摘要翻译：描述具有功率管理集成电路的芯片封装。电源管理集成电路可与片上无源器件相结合，可提供电压调节，电压转换，动态电压调节，电池管理或充电。片上无源器件可以包括电感器，电容器或电阻器。使用内置电压调节器或转换器的电源管理可以立即调整电压范围至所需电压范围。这种改进允许更容易地控制不同工作电压的电气装置并减少电气装置的响应时间。描述相关的制造技术。

50. 发明公开

EP2287889A2 High performance system-on-chip using post passivation process 审中-公开
标题翻译：采用后钝化工艺的高性能系统级芯片
公开(公告)号：EP2287889A2
公开(公告)日：2011-02-23
申请号：EP10012699.4
申请日：2001-08-27
申请人： Megica Corporation
发明人： Lin, Mou-Shiung
IPC分类号： H01L21/02 , H01L23/522 , H01L23/528 , H01L23/532 , H01L23/60 , H01L27/08
CPC分类号： H01L28/10 , H01L21/768 , H01L21/76807 , H01L21/76838 , H01L23/3192 , H01L23/522 , H01L23/5222 , H01L23/5223 , H01L23/5227 , H01L23/5228 , H01L23/5286 , H01L23/5329 , H01L23/53295 , H01L23/60 , H01L23/642 , H01L23/645 , H01L23/647 , H01L24/03 , H01L24/05 , H01L27/0676 , H01L27/08 , H01L28/20 , H01L2224/0401 , H01L2224/05001 , H01L2224/0554 , H01L2224/13022 , H01L2224/16225 , H01L2924/01005 , H01L2924/01006 , H01L2924/01011 , H01L2924/01013 , H01L2924/01014 , H01L2924/01019 , H01L2924/01022 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01038 , H01L2924/01042 , H01L2924/01047 , H01L2924/0105 , H01L2924/01073 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01084 , H01L2924/014 , H01L2924/04941 , H01L2924/04953 , H01L2924/05042 , H01L2924/10253 , H01L2924/10329 , H01L2924/12042 , H01L2924/12044 , H01L2924/14 , H01L2924/1423 , H01L2924/15174 , H01L2924/19015 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/19104 , H01L2924/30105 , H01L2924/3011 , H01L2924/3025 , Y10S257/92 , H01L2924/00
摘要： . An integrated circuit chip comprising:
- a silicon substrate;
- a first dielectric layer over said silicon substrate;
- a metallization structure over said first dielectric layer, wherein said metallization structure comprises a first metal layer and a second metal layer over said first metal layer,wherein said metallization structure comprises electroplated copper;
- a second dielectric layer between said first and second metal layers;
- a separating layer over said metallization structure and over said first and second dielectric layers, wherein said separating layer comprises a nitride layer having a thickness between 0.5 and 2 micrometers;
- a third metal layer over said separating layer, wherein said third metal layer comprises at least a portion, vertically over said separating layer, of an inductor, wherein said third metal layer comprises electroplated copper; and
- a first polymer layer over said third metal layer.
摘要翻译：。一种集成电路芯片，包括： - 硅衬底; - 在所述硅衬底上的第一介电层; - 在所述第一介电层上的金属化结构，其中所述金属化结构包括第一金属层和在所述第一金属层上的第二金属层，其中所述金属化结构包括电镀铜; - 在所述第一和第二金属层之间的第二介电层; - 在所述金属化结构上并且在所述第一和第二介电层上方的分离层，其中所述分离层包括厚度在0.5和2微米之间的氮化物层; - 在所述分离层上的第三金属层，其中所述第三金属层包括在所述分离层的垂直上方的电感器的至少一部分，其中所述第三金属层包括电镀铜; 和 - 在所述第三金属层上的第一聚合物层。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式