专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明申请

US20060066376A1 Frequency management apparatus, systems, and methods 有权
标题翻译：频率管理装置，系统和方法
公开(公告)号：US20060066376A1
公开(公告)日：2006-03-30
申请号：US10953199
申请日：2004-09-28
申请人： Siva Narendra , James Tschanz , Vivek De , Nasser Kurd , Javed Barkatullah
发明人： Siva Narendra , James Tschanz , Vivek De , Nasser Kurd , Javed Barkatullah
IPC分类号： G06F1/04
CPC分类号： G06F1/324 , G06F1/06 , G06F1/206 , G06F1/3203 , Y02D10/126
摘要： Apparatus and systems, as well as methods and articles, may operate to select a microprocessor clock frequency responsive to a desired voltage and/or a desired temperature of operation.
摘要翻译：装置和系统以及方法和物品可以操作以响应于期望电压和/或期望的操作温度来选择微处理器时钟频率。

22. 发明申请

US20070164808A1 Bidirectional body bias regulation 有权
标题翻译：双向体倾斜调节
公开(公告)号：US20070164808A1
公开(公告)日：2007-07-19
申请号：US11324628
申请日：2006-01-03
申请人： James Tschanz , Victor Zia , Vivek De , Joseph Shor
发明人： James Tschanz , Victor Zia , Vivek De , Joseph Shor
IPC分类号： H03K3/01
CPC分类号： H03K19/00384
摘要： A system may include detection of a direction of transistor body current flow, and control of a regulator transistor to regulate a transistor body voltage based on the detected direction. In some aspects, a first regulator transistor is controlled if the direction of current flow is into a transistor body and a second regulator transistor is controlled if the direction of current flow is out of the transistor body.
摘要翻译：系统可以包括检测晶体管体电流的方向，以及控制调节晶体管，以基于检测到的方向调节晶体管体电压。在一些方面，如果电流方向进入晶体管体，则控制第一调节晶体管，如果电流方向流出晶体管体，则控制第二调节晶体管。

23. 发明申请

US20060071648A1 Power management integrated circuit 有权
标题翻译：电源管理集成电路
公开(公告)号：US20060071648A1
公开(公告)日：2006-04-06
申请号：US10955383
申请日：2004-09-30
申请人： Siva Narendra , James Tschanz , Howard Wilson , Donald Gardner , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Nitin Borkar , Vivek De , Shekhar Borkar
发明人： Siva Narendra , James Tschanz , Howard Wilson , Donald Gardner , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Nitin Borkar , Vivek De , Shekhar Borkar
IPC分类号： G05F1/00
CPC分类号： H01L25/0657 , H01L25/18 , H01L2224/0554 , H01L2224/05568 , H01L2224/05573 , H01L2224/16 , H01L2224/16145 , H01L2224/16227 , H01L2225/06513 , H01L2225/06527 , H01L2924/00014 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
摘要： A central processing unit (CPU) is disclosed. The CPU includes a CPU die; and a power management die bonded to the CPU die in a three dimensional packaging layout.
摘要翻译：公开了一种中央处理单元（CPU）。 CPU包括CPU管芯; 以及以三维封装布局结合到CPU裸片的电源管理裸片。

24. 发明申请

US20050139999A1 Method and apparatus for applying body bias to integrated circuit die 失效
标题翻译：将体偏置施加到集成电路管芯的方法和装置
公开(公告)号：US20050139999A1
公开(公告)日：2005-06-30
申请号：US10747805
申请日：2003-12-29
申请人： Siva Narendra , James Tschanz , Victor Zia , Badarinath Kommandur , Vivek De
发明人： Siva Narendra , James Tschanz , Victor Zia , Badarinath Kommandur , Vivek De
IPC分类号： H01L21/60 , H01L23/34 , H01L23/367 , H01L23/50
CPC分类号： H01L23/367 , H01L23/50 , H01L24/31 , H01L24/75 , H01L24/81 , H01L24/83 , H01L2224/16225 , H01L2224/73253 , H01L2224/75 , H01L2224/81801 , H01L2224/83801 , H01L2924/01005 , H01L2924/01015 , H01L2924/01023 , H01L2924/01033 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/14 , H01L2924/15174 , H01L2924/15311 , H01L2924/16152
摘要： In some embodiments, a method includes providing an integrated circuit (IC) die in a package. The IC die may have a metal layer on a back surface of the IC die. The method may also include applying a bias signal to the IC die via the metal layer.
摘要翻译：在一些实施例中，一种方法包括在封装中提供集成电路（IC）裸片。 IC芯片可以在IC芯片的背面上具有金属层。该方法还可以包括经由金属层向IC管芯施加偏置信号。

25. 发明授权

US07409631B2 Error-detection flip-flop 有权
标题翻译：错误检测触发器
公开(公告)号：US07409631B2
公开(公告)日：2008-08-05
申请号：US11323675
申请日：2005-12-30
申请人： James Tschanz , Subhasish Mitra , Vivek De
发明人： James Tschanz , Subhasish Mitra , Vivek De
IPC分类号： G06F11/00 , G01R31/28
CPC分类号： G01R31/31937 , G01R31/31726
摘要： An error-detection flip-flop is disclosed for identifying timing errors in digital circuits. The error-detection flip-flop is a master-slave flip-flop including logic to determine whether an input signal is received during a predetermined clock period, signifying a timing error. The error-detection flip-flop produces a variable-length error pulse, which may be combined with other error pulses and converted to a stable signal for sampling by error-correction circuitry. The error-detection flip-flop does not increase the clocking power of the digital circuit and consumes little additional circuit area.
摘要翻译：公开了用于识别数字电路中的定时误差的错误检测触发器。误差检测触发器是主从触发器，其包括用于确定在预定时钟周期期间是否接收到输入信号的逻辑，表示定时误差。误差检测触发器产生可变长度误差脉冲，其可以与其他误差脉冲组合并转换成用于由纠错电路进行采样的稳定信号。误差检测触发器不会增加数字电路的时钟功率，并且消耗少量额外的电路面积。

26. 发明申请

US20060132187A1 Body biasing for dynamic circuit 审中-公开
标题翻译：动态电路的主体偏置
公开(公告)号：US20060132187A1
公开(公告)日：2006-06-22
申请号：US11018011
申请日：2004-12-20
申请人： James Tschanz , Ram Krishnamurthy , Siva Narendra , Vivek De
发明人： James Tschanz , Ram Krishnamurthy , Siva Narendra , Vivek De
IPC分类号： H03K19/096
CPC分类号： H03K19/0963
摘要： In some embodiments, a circuit is provided that comprises a dynamic circuit and a body bias circuit. The dynamic circuit has a keeper transistor. The body bias circuit is coupled to the keeper transistor and is configured to body bias the keeper transistor in accordance with a leakage associated with the dynamic circuit. Other embodiments are disclosed herein.
摘要翻译：在一些实施例中，提供了包括动态电路和体偏置电路的电路。动态电路具有保持晶体管。体偏置电路耦合到保持器晶体管，并且被配置为根据与动态电路相关联的泄漏来对保持器晶体管进行偏置。本文公开了其它实施例。

27. 发明申请

US20060065962A1 Control circuitry in stacked silicon 审中-公开
标题翻译：堆叠硅中的控制电路
公开(公告)号：US20060065962A1
公开(公告)日：2006-03-30
申请号：US10954256
申请日：2004-09-29
申请人： Siva Narendra , James Tschanz , Vivek De , Shekhar Borkar
发明人： Siva Narendra , James Tschanz , Vivek De , Shekhar Borkar
IPC分类号： H01L23/02
CPC分类号： H01L25/18 , H01L2224/05001 , H01L2224/05026 , H01L2224/0557 , H01L2224/05571 , H01L2224/13025 , H01L2224/16145 , H01L2224/16225 , H01L2225/06513 , H01L2225/06541 , H01L2225/06565 , H01L2924/00014 , H01L2924/1305 , H01L2924/13091 , H01L2924/15311 , H01L2924/00 , H01L2224/05005 , H01L2224/05541 , H01L2224/05599
摘要： Apparatus, system and method for managing power of a main circuitry disposed on a main substrate using a control circuitry disposed on a control substrate, in a stacked relationship with the main substrate, are described herein.
摘要翻译：这里描述了使用设置在控制基板上的与主基板堆叠关系的设置在主基板上的主电路的电力的装置，系统和方法。

28. 发明申请

US20050138579A1 IC design process including automated removal of body contacts from MOSFET devices 有权
标题翻译： IC设计过程包括从MOSFET器件自动移除主体触点
公开(公告)号：US20050138579A1
公开(公告)日：2005-06-23
申请号：US10746759
申请日：2003-12-23
申请人： Siva Narendra , Daniel Klowden , James Tschanz , Nitin Borkar , Vivek De
发明人： Siva Narendra , Daniel Klowden , James Tschanz , Nitin Borkar , Vivek De
IPC分类号： G06F17/50
CPC分类号： G06F17/5068
摘要： An apparatus for and method of modifying an IC design layout of an integrated circuit, comprising: accessing an initial IC design layout, with the initial layout including a plurality of MOSFET devices having a common substrate; and removing a plurality of body contacts of the MOSFET devices to create a first modified IC design layout.
摘要翻译：一种用于修改集成电路的IC设计布局的装置和方法，包括：访问初始IC设计布局，初始布局包括具有公共衬底的多个MOSFET器件; 以及去除所述MOSFET器件的多个体接触以产生第一修改的IC设计布局。

29. 发明申请

US20050134361A1 Adaptive body bias for clock skew compensation 失效
标题翻译：用于时钟偏移补偿的自适应体偏置
公开(公告)号：US20050134361A1
公开(公告)日：2005-06-23
申请号：US10745029
申请日：2003-12-23
申请人： James Tschanz , Nasser Kurd , Siva Narendra , Javed Barkatullah , Vivek De
发明人： James Tschanz , Nasser Kurd , Siva Narendra , Javed Barkatullah , Vivek De
IPC分类号： G06F1/10 , H03K3/01 , H03K5/00 , H03K5/15 , H03L7/081
CPC分类号： H03L7/0812 , G06F1/10 , H03K5/1506 , H03K2005/00032
摘要： Transistor bodies are biased to modify delay in clock buffers.
摘要翻译：晶体管主体被偏置以修改时钟缓冲器中的延迟。

30. 发明申请

US20050102642A1 Method and apparatus for power consumption reduction 有权
标题翻译：降低功耗的方法和装置
公开(公告)号：US20050102642A1
公开(公告)日：2005-05-12
申请号：US10703562
申请日：2003-11-10
申请人： James Tschanz , Nasser Kurd , Javed Barkatullah , Vivek De
发明人： James Tschanz , Nasser Kurd , Javed Barkatullah , Vivek De
IPC分类号： G06F9/45 , G06F17/50
CPC分类号： G06F17/5045
摘要： A method and chip design are provided for reducing power consumption. A first functional block having a phase logic circuit may be provided in a first area of a chip. A second functional block having an edge-triggered circuit may be provided in a second area of the chip. Edge-triggered circuits within the second functional block may be replaced with dual edge-triggered circuits. Phase logic circuits may be clocked by a full frequency clock signal and dual edge-triggered circuits may be clocked by a half-frequency clock signal.
摘要翻译：提供了一种降低功耗的方法和芯片设计。具有相位逻辑电路的第一功能块可以设置在芯片的第一区域中。具有边缘触发电路的第二功能块可以设置在芯片的第二区域中。第二功能块内的边沿触发电路可以用双边沿触发电路代替。相位逻辑电路可以由全频时钟信号来计时，并且双边沿触发电路可以由半频时钟信号来计时。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式