专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明申请

WO2009029918A1 SYSTEMS AND METHODS FOR BOOTING A CODEC PROCESSOR OVER A HIGH DEFINITION AUDIO BUS 审中-公开
标题翻译：用于在高定义音频总线上打印编码器处理器的系统和方法
公开(公告)号：WO2009029918A1
公开(公告)日：2009-03-05
申请号：PCT/US2008/074965
申请日：2008-09-01
申请人： D2AUDIO CORPORATION , CHIENG, Daniel L. , GEPHARDT, Douglas D. , KLAAS, Jeffrey M. , ZAHARIAS, Adam
发明人： CHIENG, Daniel L. , GEPHARDT, Douglas D. , KLAAS, Jeffrey M. , ZAHARIAS, Adam
IPC分类号： G06F9/445
CPC分类号： G06F9/4401 , G06F9/4408
摘要： Systems and methods for booting a programmable processor such as a DSP that is incorporated into an HDA codec. The codec and a system memory containing boot program instructions are connected to an HDA bus. In a first mode, the DSP receives boot program instructions via the HDA bus and boots using these instructions. In a second mode, the DSP boots from instructions that are contained in a memory that is connected to the DSP. In one embodiment, the memory connected to the DSP is a component of a plug-in card, and the DSP is configured to determine whether the plug-in card is present, then boot from the memory on the plug-in card if it is present or boot from the system memory via the HDA bus if the plug-in card is not present.
摘要翻译：用于引导可编程处理器（例如并入HDA编解码器的DSP）的系统和方法。编解码器和包含引导程序指令的系统存储器连接到HDA总线。在第一种模式下，DSP通过HDA总线接收引导程序指令，并使用这些指令进行引导。在第二种模式下，DSP从包含在连接到DSP的存储器中的指令引导。在一个实施例中，连接到DSP的存储器是插件卡的组件，并且DSP被配置为确定插件卡是否存在，然后从插件卡上的存储器引导，如果它是如果插件卡不存在，则通过HDA总线从系统存储器中显示或引导。

12. 发明申请

WO2009029916A1 SYSTEMS AND METHODS FOR CONTROLLING AUDIO VOLUME IN THE PROCESSOR OF A HIGH DEFINITION AUDIO CODEC 审中-公开
标题翻译：用于在高定义音频编解码器的处理器中控制音量的系统和方法
公开(公告)号：WO2009029916A1
公开(公告)日：2009-03-05
申请号：PCT/US2008/074963
申请日：2008-09-01
申请人： D2AUDIO CORPORATION , CHIENG, Daniel L. , GEPHARDT, Douglas D. , HAND, Larry E. , KLAAS, Jeffrey M. , ZAHARIAS, Adam
发明人： CHIENG, Daniel L. , GEPHARDT, Douglas D. , HAND, Larry E. , KLAAS, Jeffrey M. , ZAHARIAS, Adam
IPC分类号： H03F3/217 , G06F3/16 , H03G3/34 , H03G7/00 , H04N5/60 , G10L19/02 , H04S7/00 , G11B20/10
CPC分类号： H03G3/3089 , G06F3/16 , G10L15/26 , G11B20/10527 , G11B2020/10574 , H03F3/217
摘要： Systems and methods for controlling the audio volume of an audio signal in a High 'Definition Audio HDA codec having a programmable processor such as a DSP, wherein the codec receives digital audio signals and audio volume control verbs over an HDA bus, and the audio volume levels associated with the audio volume control verbs are used by the processor in the generation pulse width modulated (PWM) output signals, thereby controlling the audio volume levels of the output signals. The processor may be configured to adjust non-volume parameters such as PWM deadtime, in addition to adjusting audio volume, based on the audio volume levels. The codec may be implemented in a, PC or other system that implements an HDA system that includes the HDA bus and HDA codec.
摘要翻译：用于在具有诸如DSP的可编程处理器的高清晰度音频HDA编解码器中控制音频信号音频的系统和方法，其中编解码器通过HDA总线接收数字音频信号和音频音量控制动词，音频音量处理器在生成脉冲宽度调制（PWM）输出信号中使用与音频音量控制动词相关联的电平，从而控制输出信号的音频音量。除了根据音频音量水平调整音频音量之外，处理器可以被配置为调整诸如PWM死时间之类的非体积参数。编解码器可以在实现包括HDA总线和HDA编解码器的HDA系统的PC或其他系统中实现。

13. 发明申请

WO2004102791A1 OUTPUT STAGE SYNCHRONIZATION 审中-公开
标题翻译：输出级同步
公开(公告)号：WO2004102791A1
公开(公告)日：2004-11-25
申请号：PCT/US2004/008548
申请日：2004-03-19
申请人： D2AUDIO CORPORATION , KOST, Michael, A. , ANDERSEN, Jack, B.
发明人： KOST, Michael, A. , ANDERSEN, Jack, B.
IPC分类号： H03F3/217
CPC分类号： H04L7/02 , H04L7/005
摘要： Systems and methods for transferring data across clock domains in a manner that avoids metastability of the data and is very tolerant of variations in the clock signals of the different clock domains. One embodiment of the invention comprises a mechanism for passing data from a first clock to a second clock domain in a digital pulse width modulated (PWM) amplification system. In this embodiment, parallel data is generated in the process of converting PCM data to PWM data. The parallel data is processed in a clock domain having a first clock rate and is passed to a second clock domain having a clock rate that is twice the rate of the first clock domain. The parallel data is then serialized at the higher clock rate of the second clock domain.
摘要翻译：用于以避免数据的亚稳态的方式在时钟域上传输数据的系统和方法，并且非常容忍不同时钟域的时钟信号的变化。本发明的一个实施例包括用于在数字脉宽调制（PWM）放大系统中将数据从第一时钟传递到第二时钟域的机构。在本实施例中，在将PCM数据转换成PWM数据的过程中产生并行数据。并行数据在具有第一时钟速率的时钟域中被处理，并且被传递到具有时钟速率是第二时钟域速率的两倍的第二时钟域。然后并行数据以第二时钟域的较高时钟速率串行化。

14. 发明申请

WO2007087568A2 SYSTEMS AND METHODS FOR IMPROVING PERFORMANCE IN A DIGITAL AMPLIFIER BY ADDING AN ULTRASONIC SIGNAL TO AN INPUT AUDIO SIGNAL 审中-公开
标题翻译：通过将超声信号添加到输入音频信号来提高数字放大器性能的系统和方法
公开(公告)号：WO2007087568A2
公开(公告)日：2007-08-02
申请号：PCT/US2007/060984
申请日：2007-01-24
申请人： D2AUDIO CORPORATION , ANDERSEN, Jack, B. , CRAVEN, Peter, G.
发明人： ANDERSEN, Jack, B. , CRAVEN, Peter, G.
IPC分类号： H03F3/38
CPC分类号： H03F3/217 , H03F1/3264 , H03F3/2173 , H03F2200/03 , H03F2200/114 , H03F2200/351 , H03F2201/3236 , H03K17/162 , H03K17/6871
摘要： Systems and methods in which an ultrasonic signal is introduced into an audio signal before the audio signal is amplified by a switching amplifier. The added ultrasonic signal (e.g., a tone at half the amplifier's switching frequency) shifts the signals input to a set of power switches so that they do not switch nearly simultaneously. The ultrasonic signal causes the output current to be well defined to eliminate dead time distortion at low signal levels. Adding the tone ultrasonic signal causes the distortion to shift to an amplitude greater than zero. Signals that exceed this amplitude will experience the distortion, but the distortion will be less noticeable than in lower-amplitude signals. Signals that do not exceed this amplitude will not experience the distortion at all. Adding an ultrasonic signal may also draw energy away from the switch frequency and its harmonics to interference with AM radio reception.
摘要翻译：在音频信号被开关放大器放大之前，将超声波信号引入到音频信号中的系统和方法。增加的超声波信号（例如，放大器开关频率的一半处的音调）将输入的信号移动到一组电源开关，使得它们几乎不同时切换。超声波信号使得输出电流被良好地定义，以消除低信号电平下的死区失真。增加音调超声信号会导致失真转移到大于零的幅度。超过该幅度的信号将经历失真，但是失真比在较低幅度信号中更不明显。不超过此幅度的信号根本不会出现失真。添加超声波信号也可能会从开关频率及其谐波中吸收能量，从而干扰AM无线电接收。

15. 发明申请

WO2007084894A2 SYSTEMS AND METHODS FOR CONTROLLING TRANSIENT RESPONSE IN THE OUTPUT OF A NOISE SHAPER 审中-公开
标题翻译：用于控制噪声形状输出中的瞬态响应的系统和方法
公开(公告)号：WO2007084894A2
公开(公告)日：2007-07-26
申请号：PCT/US2007/060574
申请日：2007-01-16
申请人： D2AUDIO CORPORATION , ANDERSEN, Jack, B.
发明人： ANDERSEN, Jack, B.
IPC分类号： H03M3/00
CPC分类号： H03M7/3011 , H03M7/3026
摘要： Systems and methods implemented in a multi-bit digital noise shaper for reducing or eliminating undesirable transient response when the noise shaper exits a clipping state. In one embodiment, die noise shaper includes a quantizer, a filter, and a filter control unit that detects clipping in the quantizer and dynamically adjusts the allowable range of the internal state values of the filter. In one embodiment, a clipping mechanism is provided for each state value within the filter to clip the state value if it exceeds a corresponding clipping level. The clipping level for each state value is lower when the quantizer is clipping, and higher when the quantizer is not clipping. The clipping level for each state value may be transitioned either immediately or gradually from a current level to a target level (which is lower when the quantizer is clipping, and higher when die quantizer is not clipping).
摘要翻译：在多位数字噪声整形器中实现的用于在噪声整形器退出限幅状态时减少或消除不期望的瞬态响应的系统和方法。在一个实施例中，管芯噪声整形器包括量化器，滤波器和滤波器控制单元，其检测量化器中的限幅并动态地调整滤波器的内部状态值的允许范围。在一个实施例中，为滤波器内的每个状态值提供限幅机构，以在状态值超过相应的限幅电平时剪切状态值。当量化器被削波时，每个状态值的限幅电平较低，当量化器未被削波时，限幅电平较高。每个状态值的限幅电平可以从当前电平立即或逐渐转换到目标电平（当量化器被削波时较低，而当量子化器未被削波时，该电平更高）。

16. 发明申请

WO2004102792A1 SYSTEMS AND METHODS FOR PROVIDING MULTI CHANNEL PULSE WIDTH MODULATED AUDIO WITH STAGGERED OUTPUTS 审中-公开
标题翻译：用于提供多通道脉冲宽度调制音频的系统和方法，具有同步输出
公开(公告)号：WO2004102792A1
公开(公告)日：2004-11-25
申请号：PCT/US2004/014922
申请日：2004-05-12
申请人： D2AUDIO CORPORATION , ANDERSEN, Jack, B. , TAYLOR, Wilson, E.
发明人： ANDERSEN, Jack, B. , TAYLOR, Wilson, E.
IPC分类号： H03F3/68
CPC分类号： H03F3/68 , H03F3/2175 , H03F2200/331
摘要： Systems and methods for reducing the noise level in a multi-channel digital audio system by staggering the timing of the pulse-width modulation in the different channels and thereby reducing the magnitude and increasing the frequency characteristics of the generating switching noise. One embodiment comprises a multi-channel digital PWM amplifier in which the timing signals used by each channel’s modulator are staggered to evenly space the switching edges of the generated PWM signals. An additional, complementary delay is implemented in each of the channels to equalize the total delay for each channel so that the outputs of the channels are synchronized. The different channels may be implemented on different chips, in which case the chips may be synchronized prior to staggering the signals processed in each of the channels.
摘要翻译：通过交错在不同通道中的脉冲宽度调制的定时，从而降低产生开关噪声的幅度和增加频率特性，来降低多通道数字音频系统中的噪声电平的系统和方法。一个实施例包括多通道数字PWM放大器，其中由每个通道的调制器使用的定时信号交错以均匀地间隔所产生的PWM信号的开关边缘。在每个通道中实施额外的互补延迟以均衡每个通道的总延迟，使得通道的输出同步。不同的信道可以在不同的芯片上实现，在这种情况下，芯片可以在交错在每个信道中处理的信号之前被同步。

17. 发明申请

WO2004086611A2 SYSTEMS AND METHODS FOR IMPLEMENTING A SAMPLE RATE CONVERTER USING HARDWARE AND SOFTWARE TO MAXIMIZE SPEED AND FLEXIBILITY 审中-公开
标题翻译：使用硬件和软件实现速率和灵活性最大化的采样率转换器的系统和方法
公开(公告)号：WO2004086611A2
公开(公告)日：2004-10-07
申请号：PCT/US2004/008547
申请日：2004-03-19
申请人： D2AUDIO CORPORATION , ANDERSEN, Jack, B. , HAND, Larry, E. , CHIENG, Daniel, L., W. , PAGE, Joel, W.
发明人： ANDERSEN, Jack, B. , HAND, Larry, E. , CHIENG, Daniel, L., W. , PAGE, Joel, W.
IPC分类号： H03F3/00
CPC分类号： H03F1/523 , H03F3/2171 , H03F3/2175 , H03F2200/331 , H03G7/007 , H03H17/0621 , H03H2218/06 , H04L7/005 , H04L7/02
摘要： Systems and methods for converting a digital input data stream from a first sample rate to a second, fixed sample rate using a combination of hardware and software components. In one embodiment, a system includes a rate estimator configured to estimate the sample rate of an input data stream, a phase selection unit configured to select a phase for interpolation of a set of polyphase filter coefficients based on the estimated sample rate, a coefficient interpolator configured to interpolate the filter coefficients based on the selected phase, and a convolution unit configured to convolve the interpolated filter coefficients with samples of the input data stream to produce samples of a resampled output data stream. One or more hardware or software components are shared between multiple channels that can process data streams having independently variable sample rates.
摘要翻译：用于使用硬件和软件组件的组合将数字输入数据流从第一采样率转换为第二固定采样率的系统和方法。在一个实施例中，系统包括：速率估计器，被配置为估计输入数据流的采样率;相位选择单元，被配置为基于所估计的采样率来选择用于内插多相滤波器系数的相位;系数内插器被配置为基于所选择的相位内插所述滤波器系数;以及卷积单元，其被配置为将所插值的滤波器系数与所述输入数据流的样本进行卷积，以产生重新采样的输出数据流的采样。一个或多个硬件或软件组件在可以处理具有独立可变采样率的数据流的多个通道之间共享。

18. 发明专利

TW200912657A 用於控制高傳真音效編解碼器的處理器中之音量的系統及方法 SYSTEMS AND METHODS FOR CONTROLLING AUDIO VOLUME IN THE PROCESSOR OF A HIGH DEFINITION AUDIO CODEC 审中-公开
简体标题：用于控制高传真音效编译码器的处理器中之音量的系统及方法 SYSTEMS AND METHODS FOR CONTROLLING AUDIO VOLUME IN THE PROCESSOR OF A HIGH DEFINITION AUDIO CODEC
公开(公告)号：TW200912657A
公开(公告)日：2009-03-16
申请号：TW097133404
申请日：2008-09-01
申请人： D2影音公司 D2AUDIO CORPORATION
发明人：丹尼爾L 江 CHIENG, DANIEL L. , 道格拉斯D 賈伐瑞 GEPHARDT, DOUGLAS D. , 賴瑞E 漢德 HAND, LARRY E. , 傑佛瑞M 克拉斯 KLAAS, JEFFREY M. , 艾當薩哈瑞亞 ZAHARIAS, ADAM
IPC分类号： G06F
CPC分类号： H03G3/3089 , G06F3/16 , G10L15/26 , G11B20/10527 , G11B2020/10574 , H03F3/217
摘要：本發明係揭示用於控制於具有可程式處理器(諸如:數位訊號處理器(DSP))之一高傳真音效(HDA)編解碼器的音效訊號之音量的系統及方法,其中,該編解碼器係透過一HDA滙流排而接收數位音效訊號與音量控制動詞,且關聯於音量控制動詞之音量位準係由處理器所運用於產生脈衝寬度調變(PWM)的輸出訊號,因而控制輸出訊號之音量位準。除了調整音量之外,該處理器係可構成以基於音量位準而調整非音量的參數,諸如:PWM空檔時間。該編解碼器係可實施於個人電腦(PC)或其他系統,其為實施包括HDA滙流排與HDA編解碼器之一HDA系統。
简体摘要：本发明系揭示用于控制于具有可进程处理器(诸如:数码信号处理器(DSP))之一高传真音效(HDA)编译码器的音效信号之音量的系统及方法,其中,该编译码器系透过一HDA汇流排而接收数码音效信号与音量控制动词,且关联于音量控制动词之音量位准系由处理器所运用于产生脉冲宽度调制(PWM)的输出信号,因而控制输出信号之音量位准。除了调整音量之外,该处理器系可构成以基于音量位准而调整非音量的参数,诸如:PWM空档时间。该编译码器系可实施于个人电脑(PC)或其他系统,其为实施包括HDA汇流排与HDA编译码器之一HDA系统。

19. 发明专利

TW200913471A 用於控制HDA系統功能之系統及方法 SYSTEMS AND METHODS FOR CONTROLLING HDA SYSTEM CAPABILITES 审中-公开
简体标题：用于控制HDA系统功能之系统及方法 SYSTEMS AND METHODS FOR CONTROLLING HDA SYSTEM CAPABILITES
公开(公告)号：TW200913471A
公开(公告)日：2009-03-16
申请号：TW097133410
申请日：2008-09-01
申请人： D2影音公司 D2AUDIO CORPORATION
发明人：威爾森E 泰勒 TAYLOR, WILSON E.. , 道格拉斯D 賈伐瑞 GEPHARDT, DOUGLAS D. , 賴瑞E 漢德 HAND, LARRY E. , 瑞查史賓那 SPINA, RICHARD
IPC分类号： H03F
CPC分类号： G06F3/162 , G06F21/84
摘要：本發明係揭示用於控制高傳真音效(HDA)系統的功能之系統及方法,其中,該系統係確定一選用式構件(諸如:插入卡)是否為連接至系統,然後,若選用式構件為未連接,則將其本身構成於一個基準組態,或若選用式構件為連接,則將其本身構成於一個不同、替代的組態。於一個實施例,該系統之一編解碼器係包括一可程式處理器,其為構成以讀取組態授權資訊,且若選用式構件為連接至系統,則亦讀取自該選用式構件的組態資訊。該處理器係基於授權與組態資訊而亦控制HDA系統的組態與編解碼器的作業。該系統係可因此運用相同的硬體而提供不同的特性與功能性。
简体摘要：本发明系揭示用于控制高传真音效(HDA)系统的功能之系统及方法,其中,该系统系确定一选用式构件(诸如:插入卡)是否为连接至系统,然后,若选用式构件为未连接,则将其本身构成于一个基准组态,或若选用式构件为连接,则将其本身构成于一个不同、替代的组态。于一个实施例,该系统之一编译码器系包括一可进程处理器,其为构成以读取组态授权信息,且若选用式构件为连接至系统,则亦读取自该选用式构件的组态信息。该处理器系基于授权与组态信息而亦控制HDA系统的组态与编译码器的作业。该系统系可因此运用相同的硬件而提供不同的特性与功能性。

20. 发明专利

TW200912658A 用於在高傳真音效滙流排上啓動編解碼器的處理器之系統及方法 SYSTEMS AND METHODS FOR BOOTING A CODEC PROCESSOR OVER A HIGH DEFINITION AUDIO BUS 审中-公开
简体标题：用于在高传真音效汇流排上启动编译码器的处理器之系统及方法 SYSTEMS AND METHODS FOR BOOTING A CODEC PROCESSOR OVER A HIGH DEFINITION AUDIO BUS
公开(公告)号：TW200912658A
公开(公告)日：2009-03-16
申请号：TW097133406
申请日：2008-09-01
申请人： D2影音公司 D2AUDIO CORPORATION
发明人：丹尼爾L 江 CHIENG, DANIEL L. , 道格拉斯D 賈伐瑞 GEPHARDT, DOUGLAS D. , 傑佛瑞M 克拉斯 KLAAS, JEFFREY M. , 艾當薩哈瑞亞 ZAHARIAS, ADAM
IPC分类号： G06F
CPC分类号： G06F9/4401 , G06F9/4408
摘要：本發明係揭示用於啓動其為納入於高傳真音效(HDA)編解碼器之可程式處理器(諸如:數位訊號處理器(DSP))的系統及方法。該編解碼器與含有啓動程式指令之一系統記憶體係連接至一HDA滙流排。於第一模式,DSP係經由HDA滙流排而接收啓動程式指令且運用此等指令而啓動。於第二模式,DSP係由其為連接至DSP之一記憶體所含有的指令而啓動。於一個實施例,連接至DSP之記憶體係一插入卡之構件,且DSP係構成以確定插入卡是否為存在,若為存在,則為於插入卡之記憶體所啓動,或若插入卡為不存在,則為經由HDA滙流排而由系統記憶體所啓動。
简体摘要：本发明系揭示用于启动其为纳入于高传真音效(HDA)编译码器之可进程处理器(诸如:数码信号处理器(DSP))的系统及方法。该编译码器与含有启动进程指令之一系统内存系连接至一HDA汇流排。于第一模式,DSP系经由HDA汇流排而接收启动进程指令且运用此等指令而启动。于第二模式,DSP系由其为连接至DSP之一内存所含有的指令而启动。于一个实施例,连接至DSP之内存系一插入卡之构件,且DSP系构成以确定插入卡是否为存在,若为存在,则为于插入卡之内存所启动,或若插入卡为不存在,则为经由HDA汇流排而由系统内存所启动。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式