专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明专利

TW200908159A 具有不同摻雜應變電流電極區域之電晶體 TRANSISTOR WITH DIFFERENTLY DOPED STRAINED CURRENT ELECTRODE REGION 审中-公开
简体标题：具有不同掺杂应变电流电极区域之晶体管 TRANSISTOR WITH DIFFERENTLY DOPED STRAINED CURRENT ELECTRODE REGION
公开(公告)号：TW200908159A
公开(公告)日：2009-02-16
申请号：TW097121810
申请日：2008-06-11
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：張達 ZHANG, DA , 馬克C 福伊希 FOISY, MARK C.
IPC分类号： H01L
CPC分类号： H01L29/41783 , H01L29/165 , H01L29/665 , H01L29/66628 , H01L29/66636 , H01L29/7834 , H01L29/7848
摘要：一種藉由提供一半導體層(103)並形成一覆蓋該半導體層之控制電極(105)來形成之電晶體。與該控制電極橫向地移除該半導體層之一部分以在該控制電極的相對側上形成一第一凹陷(201)與一第二凹陷(203)。一第一應力源(301)係在該第一凹陷中形成並具有一第一摻雜分佈。一第二應力源(303)係在該第二凹陷中形成並具有該第一摻雜分佈。一第三應力源(401)係覆蓋該第一應力源而形成。該第三應力源具有一電極電流摻雜濃度高於該第一分佈之第二摻雜分佈。形成一覆蓋該第二應力源之第四應力源(403)且其具有該第二摻雜分佈。該電晶體之一第一電流電極與一第二電流電極分別包含該第三應力源與該第四應力源之至少一部分。
简体摘要：一种借由提供一半导体层(103)并形成一覆盖该半导体层之控制电极(105)来形成之晶体管。与该控制电极横向地移除该半导体层之一部分以在该控制电极的相对侧上形成一第一凹陷(201)与一第二凹陷(203)。一第一应力源(301)系在该第一凹陷中形成并具有一第一掺杂分布。一第二应力源(303)系在该第二凹陷中形成并具有该第一掺杂分布。一第三应力源(401)系覆盖该第一应力源而形成。该第三应力源具有一电极电流掺杂浓度高于该第一分布之第二掺杂分布。形成一覆盖该第二应力源之第四应力源(403)且其具有该第二掺杂分布。该晶体管之一第一电流电极与一第二电流电极分别包含该第三应力源与该第四应力源之至少一部分。

12. 发明专利

TW200907990A 用於記憶體的動態電壓調整 DYNAMIC VOLTAGE ADJUSTMENT FOR MEMORY 审中-公开
简体标题：用于内存的动态电压调整 DYNAMIC VOLTAGE ADJUSTMENT FOR MEMORY
公开(公告)号：TW200907990A
公开(公告)日：2009-02-16
申请号：TW097121961
申请日：2008-06-12
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：奎帝爾A 庫瑞許 QURESHI, QADEER A. , 蘇夏瑪戴佛 DAVAR, SUSHAMA , 湯馬司朱 JEW, THOMAS
IPC分类号： G11C
CPC分类号： G11C5/147 , G11C11/41 , G11C29/02 , G11C29/021 , G11C29/028
摘要：用於在一積體電路(10)上之一記憶體(14)的一電源供應電壓係在該記憶體之操作期間動態調整。該記憶體之操作包括以一供應電壓(VDD1)來供電該記憶體。在操作該記憶體的同時,還供電該積體電路之一測試記憶體(16)。該測試記憶體與該記憶體各包括一第一位元單元組態類型的位元單元。在操作該記憶體時,基於該測試記憶體之該測試來調整(30)該供應電壓之一電壓位準。該電壓位準係隨同外部變化來調整以採取一値,其不僅保證沒有該記憶體之任何失敗操作,而且精確最小化該供應電壓。該系統及方法可配合任一類型的記憶體來實施。該記憶體(14)與測試記憶體(16)可單獨或散佈於該記憶體電路上來實體實施。
简体摘要：用于在一集成电路(10)上之一内存(14)的一电源供应电压系在该内存之操作期间动态调整。该内存之操作包括以一供应电压(VDD1)来供电该内存。在操作该内存的同时,还供电该集成电路之一测试内存(16)。该测试内存与该内存各包括一第一比特单元组态类型的比特单元。在操作该内存时,基于该测试内存之该测试来调整(30)该供应电压之一电压位准。该电压位准系随同外部变化来调整以采取一値,其不仅保证没有该内存之任何失败操作,而且精确最小化该供应电压。该系统及方法可配合任一类型的内存来实施。该内存(14)与测试内存(16)可单独或散布于该内存电路上来实体实施。

13. 发明专利

TW200904011A 有關類比對數位轉換器之改良 IMPROVEMENTS RELATING TO ANALOGUE TO DIGITAL CONVERTERS 审中-公开
简体标题：有关模拟对数码转换器之改良 IMPROVEMENTS RELATING TO ANALOGUE TO DIGITAL CONVERTERS
公开(公告)号：TW200904011A
公开(公告)日：2009-01-16
申请号：TW097110867
申请日：2008-03-26
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：尚克勞德恩波里 MBOLI, JEAN CLAUDE
IPC分类号： H03M
CPC分类号： H03M1/125 , H03M1/48
摘要：本發明提供一種類比至數位轉換器(ADC)(1),其包含一信號取樣裝置(5)、一信號比較裝置(3)、與一數位信號產生器(7、9、11)。一欲轉換成一數位信號之類比信號輸入至該ADC,該信號取樣裝置產生類比信號的樣本,該信號比較裝置接收該類比信號與該等類比信號取樣,執行在其間的一比較及輸出比較信號,且該等數位信號產生器接收該等比較信號,並使用其來產生一數位信號。該信號取樣裝置可產生類比信號的電壓樣本或電流樣本。
简体摘要：本发明提供一种模拟至数码转换器(ADC)(1),其包含一信号采样设备(5)、一信号比较设备(3)、与一数码信号产生器(7、9、11)。一欲转换成一数码信号之模拟信号输入至该ADC,该信号采样设备产生模拟信号的样本,该信号比较设备接收该模拟信号与该等模拟信号采样,运行在其间的一比较及输出比较信号,且该等数码信号产生器接收该等比较信号,并使用其来产生一数码信号。该信号采样设备可产生模拟信号的电压样本或电流样本。

14. 发明专利

TW200901627A 積體電路熔線陣列 INTEGRATED CIRCUIT FUSE ARRAY 审中-公开
简体标题：集成电路熔线数组 INTEGRATED CIRCUIT FUSE ARRAY
公开(公告)号：TW200901627A
公开(公告)日：2009-01-01
申请号：TW097107252
申请日：2008-02-29
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：亞歷山大B 霍夫勒 HOEFLER, ALEXANDER B.
IPC分类号： H03K
CPC分类号： G11C17/16 , G11C17/18
摘要：本發明揭示一種熔線陣列(40),由於其交點架構所致其係非常緊密並使用較少半導體面積。該揭示的交點架構減低必須水平或垂直穿過各位元單元(例如50與60)的導體之數目。因此,各位元單元要求的面積係顯著減低。在一具體實施例中,各種字線(70、72、74)與位元線(80、82、84)上的選定電壓集係用於程式化該等熔線(60至68)以產生具有一更緊密阻抗分佈的程式化熔線。同樣,各種字線(70、72、74)與位元線(80、82、84)上的選定電壓集係用於讀取該等熔線(60至68)。
简体摘要：本发明揭示一种熔线数组(40),由于其交点架构所致其系非常紧密并使用较少半导体面积。该揭示的交点架构减低必须水平或垂直穿过各比特单元(例如50与60)的导体之数目。因此,各比特单元要求的面积系显着减低。在一具体实施例中,各种字线(70、72、74)与比特线(80、82、84)上的选定电压集系用于进程化该等熔线(60至68)以产生具有一更紧密阻抗分布的进程化熔线。同样,各种字线(70、72、74)与比特线(80、82、84)上的选定电压集系用于读取该等熔线(60至68)。

15. 发明专利

TW200901318A 選擇性移除層體之方法 METHOD FOR SELECTIVE REMOVAL OF A LAYER 审中-公开
简体标题：选择性移除层体之方法 METHOD FOR SELECTIVE REMOVAL OF A LAYER
公开(公告)号：TW200901318A
公开(公告)日：2009-01-01
申请号：TW097112158
申请日：2008-04-03
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：傑瓦拉尼達梅希 JAWARANI, DHARMESH , 羅伊哥康斯坦丁V LOIKO, KONSTANTIN V. , 納奇安德烈G NAGY, ANDREW G.
IPC分类号： H01L
CPC分类号： H01L29/7843 , H01L29/665 , H01L29/6653 , H01L29/6656
摘要：一種用於形成一半導體裝置的方法包括形成一內襯覆蓋一半導體材料,包括覆蓋一控制電極。該方法進一步包括形成一第一間隔件與該控制電極相鄰,其中該第一間隔件具有一第一寬度。該方法進一步植入電流電極摻雜劑。該方法進一步包括去除該第一間隔件。該方法進一步包括形成一第二間隔件與該控制電極相鄰,其中該第二間隔件具有一第二寬度並且其中該第二寬度係小於該第一寬度。該方法進一步包括使用該第二間隔件作為一保護光罩,用以選擇性地去除該內襯。該方法進一步包括形成上覆該控制電極以及該等電流電極區域的一應力源層。
简体摘要：一种用于形成一半导体设备的方法包括形成一内衬覆盖一半导体材料,包括覆盖一控制电极。该方法进一步包括形成一第一间隔件与该控制电极相邻,其中该第一间隔件具有一第一宽度。该方法进一步植入电流电极掺杂剂。该方法进一步包括去除该第一间隔件。该方法进一步包括形成一第二间隔件与该控制电极相邻,其中该第二间隔件具有一第二宽度并且其中该第二宽度系小于该第一宽度。该方法进一步包括使用该第二间隔件作为一保护光罩,用以选择性地去除该内衬。该方法进一步包括形成上覆该控制电极以及该等电流电极区域的一应力源层。

16. 发明专利

TW200850102A 使用電鍍之導電通孔之形成 CONDUCTIVE VIA FORMATION UTILIZING ELECTROPLATING 审中-公开
简体标题：使用电镀之导电通孔之形成 CONDUCTIVE VIA FORMATION UTILIZING ELECTROPLATING
公开(公告)号：TW200850102A
公开(公告)日：2008-12-16
申请号：TW097105225
申请日：2008-02-14
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：泰瑞G 史巴克 SPARKS, TERRY G. , 羅伯E 瓊斯 JONES, ROBERT E.
IPC分类号： H05K
CPC分类号： H01L21/76898 , H01L21/2885 , H01L21/76879 , H01L2224/05567 , H01L2224/06181 , H01L2224/13022 , H01L2924/00014 , H01L2224/13099
摘要：本發明所討論的是一種導電通孔之形成方法,該方法包括:在半導體基板(103)之第一側(125)上形成種子層,其中,半導體基板包括第一側和第二側(127),第一側與第二側相對;從半導體基板第二側在半導體基板上形成一通孔孔洞(329),其中,該通孔孔洞使種子層曝露在外;及從種子層電鍍導電通孔材料(601,603)於通孔孔洞中。一實施例中,一連續導電層(116)在種子層上形成並與其電耦合。電鍍導電通孔材料時,連續導電層可作為電流源。
简体摘要：本发明所讨论的是一种导电通孔之形成方法,该方法包括:在半导体基板(103)之第一侧(125)上形成种子层,其中,半导体基板包括第一侧和第二侧(127),第一侧与第二侧相对;从半导体基板第二侧在半导体基板上形成一通孔孔洞(329),其中,该通孔孔洞使种子层曝露在外;及从种子层电镀导电通孔材料(601,603)于通孔孔洞中。一实施例中,一连续导电层(116)在种子层上形成并与其电耦合。电镀导电通孔材料时,连续导电层可作为电流源。

17. 发明专利

TWI303873B 堆疊晶粒封裝之製造方法 METHOD OF MAKING STACKED DIE PACKAGE 失效
简体标题：堆栈晶粒封装之制造方法 METHOD OF MAKING STACKED DIE PACKAGE
公开(公告)号：TWI303873B
公开(公告)日：2008-12-01
申请号：TW095124579
申请日：2006-07-06
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：盧威耀 LO, WAI YEW
IPC分类号： H01L
CPC分类号： H01L23/49575 , H01L21/568 , H01L23/3107 , H01L23/3128 , H01L23/4951 , H01L23/4952 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/97 , H01L25/0657 , H01L2224/16225 , H01L2224/16245 , H01L2224/32145 , H01L2224/45144 , H01L2224/45147 , H01L2224/45565 , H01L2224/4569 , H01L2224/48091 , H01L2224/48227 , H01L2224/48247 , H01L2224/48465 , H01L2224/48599 , H01L2224/4917 , H01L2224/49171 , H01L2224/49175 , H01L2224/73265 , H01L2224/97 , H01L2225/0651 , H01L2225/06517 , H01L2225/06558 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/14 , H01L2924/1433 , H01L2924/15311 , H01L2924/181 , H01L2224/85 , H01L2224/81 , H01L2224/83 , H01L2924/01004 , H01L2924/00011 , H01L2924/00 , H01L2924/00012 , H01L2224/85399 , H01L2224/05599
摘要：一種堆疊晶粒封裝(39)之製造方法,包括:置放一第一覆晶晶粒(16)於一基底載體(12)上;及電連接該第一覆晶晶粒(16)至該基底載體(12)。一第二覆晶晶粒(18)背對背附著至該第一覆晶晶粒(16)且藉由複數條絕緣線(20)電連接至該基底載體(12)。一模製化合物(36)形成於該第一及該第二晶粒上及該基底載體之一表面上。
简体摘要：一种堆栈晶粒封装(39)之制造方法,包括:置放一第一覆晶晶粒(16)于一基底载体(12)上;及电连接该第一覆晶晶粒(16)至该基底载体(12)。一第二覆晶晶粒(18)背对背附着至该第一覆晶晶粒(16)且借由复数条绝缘线(20)电连接至该基底载体(12)。一模制化合物(36)形成于该第一及该第二晶粒上及该基底载体之一表面上。

18. 发明专利

TW200841545A 具有嚴重過載偵測之電源供應切換裝置 POWER SUPPLY SWITCHING APPARATUS WITH SEVERE OVERLOAD DETECTION 审中-公开
简体标题：具有严重重载侦测之电源供应切换设备 POWER SUPPLY SWITCHING APPARATUS WITH SEVERE OVERLOAD DETECTION
公开(公告)号：TW200841545A
公开(公告)日：2008-10-16
申请号：TW096149033
申请日：2007-12-20
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：羅蘭吉勒 GUILLOT, LAURENT , 皮耶特蘋 TURPIN, PIERRE
IPC分类号： H02H
CPC分类号： H03K17/0822 , H02H3/087 , H03K17/166 , H03K2217/0027
摘要：本發明揭示一種電源供應切換裝置,其包括一用於自一電源供應(6)供應電源至連接至一輸出終端(17)之一負載的輸出開關(10)、一用於控制該輸出開關(10)之開啓的驅動器(44),以及一用於控制該驅動器(44)以產生一期望漸進開啓特性之控制信號產生器(46)。該裝置亦包括過載偵測構件(18至34),其回應相對於一參考信號(Vsense)之該負載的參數(Vout),在該輸出開關(10)之一開啓相位(40)後偵測到一過載狀況的情形下,提供一故障信號。該控制產生器(46)回應該參考信號(Vsense)以啓動該過載偵測構件(18至34,63至66),從而在該輸出開關(10)之該開啓相位(40)期間,甚至在該輸出終端(17)存在一嚴重過載狀況下,提供一故障信號。
简体摘要：本发明揭示一种电源供应切换设备,其包括一用于自一电源供应(6)供应电源至连接至一输出终端(17)之一负载的输出开关(10)、一用于控制该输出开关(10)之开启的驱动器(44),以及一用于控制该驱动器(44)以产生一期望渐进开启特性之控制信号产生器(46)。该设备亦包括重载侦测构件(18至34),其回应相对于一参考信号(Vsense)之该负载的参数(Vout),在该输出开关(10)之一开启相位(40)后侦测到一重载状况的情形下,提供一故障信号。该控制产生器(46)回应该参考信号(Vsense)以启动该重载侦测构件(18至34,63至66),从而在该输出开关(10)之该开启相位(40)期间,甚至在该输出终端(17)存在一严重重载状况下,提供一故障信号。

19. 发明专利

TW200840038A 包含具不同應變之絕緣層的電子元件及形成該電子之方法 ELECTRONIC DEVICE INCLUDING INSULATING LAYERS HAVING DIFFERENT STRAINS AND A PROCESS FOR FORMING THE ELECTRONIC DEVICE 审中-公开
简体标题：包含具不同应变之绝缘层的电子组件及形成该电子之方法 ELECTRONIC DEVICE INCLUDING INSULATING LAYERS HAVING DIFFERENT STRAINS AND A PROCESS FOR FORMING THE ELECTRONIC DEVICE
公开(公告)号：TW200840038A
公开(公告)日：2008-10-01
申请号：TW097101983
申请日：2008-01-18
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：古道斯基保羅A GRUDOWSKI, PAUL A. , 可拉甘達泛卡特R KOLAGUNTA, VENKAT R. , 薛羅夫梅霍D SHROFF, MEHUL D.
IPC分类号： H01L
CPC分类号： H01L27/1203 , H01L21/0214 , H01L21/0217 , H01L21/02266 , H01L21/0228 , H01L21/31105 , H01L21/3143 , H01L21/3185 , H01L21/76264 , H01L21/84 , H01L29/78 , H01L29/7843
摘要：一種電子元件,包括:一場隔離區域及一第一絕緣層,此第一絕緣層具有第一應變且具有一個從頂視圖看來整個位於場隔離區域內的部位。電子元件也可以包括第二絕緣層,此第二絕緣層具有不同於第一應變的第二應變且包括一開口。從頂視圖看來,第一絕緣層的部位可以位於第二絕緣層中的開口內。在一實施例中,場隔離區域可以包括一仿真結構,而第一絕緣層的部位可以位於此仿真結構上。一種形成電子元件之方法,包括形成一絕緣層的孤島部位之步驟,其中,從頂視圖看來,此孤島部位整個是位於場隔離區域內。
简体摘要：一种电子组件,包括:一场隔离区域及一第一绝缘层,此第一绝缘层具有第一应变且具有一个从顶视图看来整个位于场隔离区域内的部位。电子组件也可以包括第二绝缘层,此第二绝缘层具有不同于第一应变的第二应变且包括一开口。从顶视图看来,第一绝缘层的部位可以位于第二绝缘层中的开口内。在一实施例中,场隔离区域可以包括一仿真结构,而第一绝缘层的部位可以位于此仿真结构上。一种形成电子组件之方法,包括形成一绝缘层的孤岛部位之步骤,其中,从顶视图看来,此孤岛部位整个是位于场隔离区域内。

20. 发明专利

TW200837884A 半導體裝置及其形成方法 SEMICONDUCTOR DEVICE AND METHOD OF FORMING A SEMICONDUCTOR DEVICE 审中-公开
简体标题：半导体设备及其形成方法 SEMICONDUCTOR DEVICE AND METHOD OF FORMING A SEMICONDUCTOR DEVICE
公开(公告)号：TW200837884A
公开(公告)日：2008-09-16
申请号：TW097100887
申请日：2008-01-09
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：伊關妮N 史帝芬諾夫 STEFANOV, EVGUENIY N , 伊凡納德蘭 DERAM, IVANA , 尚米歇爾漢斯 REYNES, JEAN-MICHEL
IPC分类号： H01L
CPC分类号： H01L29/66719 , H01L29/0623 , H01L29/0634 , H01L29/42372 , H01L29/66712 , H01L29/7395 , H01L29/7811 , H01L29/8083
摘要：本發明提供一種形成一具有一主動區域(2)及一環繞該主動區域之終止區域(3)的半導體裝置之方法,其包含提供一半導體基板(4)、在該半導體基板上方提供一具有一第一導電性類型之半導體層(6)及在該半導體層上方形成一遮罩層(52)。該遮罩層(52)確定該半導體層之一表面的至少兩個部分(54、56)之輪廓:一第一確定輪廓部分(54)在該主動區域(2)中確定一漂移區(8)之輪廓且一第二確定輪廓部分(56)在該終止區域(3)中確定一終止區(12)之輪廓。提供具有一第二導電性類型之半導體材料至該第一確定輪廓部分(54)及該第二確定輪廓部分(56),以提供一埋入於該半導體裝置之該主動區域(2)中之該半導體層(6)中之具有該第二導電性類型的漂移區(8)及一埋入於該半導體裝置之該終止區域(3)中之該半導體層(6)中之具有該第二導電性類型的第一終止區(12)。
简体摘要：本发明提供一种形成一具有一主动区域(2)及一环绕该主动区域之终止区域(3)的半导体设备之方法,其包含提供一半导体基板(4)、在该半导体基板上方提供一具有一第一导电性类型之半导体层(6)及在该半导体层上方形成一遮罩层(52)。该遮罩层(52)确定该半导体层之一表面的至少两个部分(54、56)之轮廓:一第一确定轮廓部分(54)在该主动区域(2)中确定一漂移区(8)之轮廓且一第二确定轮廓部分(56)在该终止区域(3)中确定一终止区(12)之轮廓。提供具有一第二导电性类型之半导体材料至该第一确定轮廓部分(54)及该第二确定轮廓部分(56),以提供一埋入于该半导体设备之该主动区域(2)中之该半导体层(6)中之具有该第二导电性类型的漂移区(8)及一埋入于该半导体设备之该终止区域(3)中之该半导体层(6)中之具有该第二导电性类型的第一终止区(12)。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式