专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明授权

US07923346B2 Field effect transistor structure with an insulating layer at the junction 有权
标题翻译：场效应晶体管结构在接合处具有绝缘层
公开(公告)号：US07923346B2
公开(公告)日：2011-04-12
申请号：US12097122
申请日：2006-12-07
申请人： Gilberto A. Curatola , Sebastien Nuttinck
发明人： Gilberto A. Curatola , Sebastien Nuttinck
IPC分类号： H01L21/331
CPC分类号： H01L29/7848 , H01L29/0653 , H01L29/165 , H01L29/6659 , H01L29/66636 , H01L29/7833
摘要： A method of making a FET includes forming a gate structure (18), then etching cavities on either side. A SiGe layer (22) is then deposited on the substrate (10) in the cavities, followed by an Si layer (24). A selective etch is then carried out to etch away the SiGe (22) except for a part of the layer under the gate structure (18), and oxide (28) is grown to fill the resulting gap. SiGe source and drains are then deposited in the cavities. The oxide (28) can reduce junction leakage current.
摘要翻译：制造FET的方法包括形成栅极结构（18），然后蚀刻任一侧上的空腔。然后将SiGe层（22）沉积在空腔中的衬底（10）上，随后沉积Si层（24）。然后进行选择性蚀刻以除去SiGe（22），除了栅极结构（18）下面的一部分层，并且生长氧化物（28）以填充所得到的间隙。然后将SiGe源和漏极沉积在空腔中。氧化物（28）可以减少结漏电流。

12. 发明申请

US20100025766A1 TRANSISTOR DEVICE AND METHOD OF MANUFACTURING SUCH A TRANSISTOR DEVICE 有权
标题翻译：晶体管器件及制造这种晶体管器件的方法
公开(公告)号：US20100025766A1
公开(公告)日：2010-02-04
申请号：US12519162
申请日：2007-12-10
申请人： Sebastien Nuttinck , Gilberto Curatola
发明人： Sebastien Nuttinck , Gilberto Curatola
IPC分类号： H01L27/12 , H01L21/762
CPC分类号： H01L29/7391 , H01L21/84 , H01L27/1203 , H01L29/41791 , H01L29/785
摘要： A transistor device (10), the transistor device (10) comprising a substrate (11, 14), a fin (3, 3A) aligned along a horizontal direction on the substrate (11, 14), a first source/drain region (4) of a first type of conductivity in the fin (3, 3A), a second source/drain region (5) of a second type of conductivity in the fin (3, 3A), wherein the first type of conductivity differs from the second type of conductivity, a channel region (33) in the fin (3, 3A) between the first source/drain region (4) and the second source/drain region (5), a gate insulator (6) on the channel region (33), and a gate structure (7, 8) on the gate insulator (6), wherein the sequence of the first source/drain region (4), the channel region (33) and the second source/drain region (5) is aligned along the horizontal direction.
摘要翻译：一种晶体管器件（10），所述晶体管器件（10）包括衬底（11,14），沿着所述衬底（11,14）上的水平方向排列的鳍状物（3,3A），第一源极/漏极区域（3,3A）中的第一类型的导电性的第一类型的导电性的第一类型的导电性的第二类型的导电性的第二类型的漏极区域（5）在第一源极/漏极区域（4）和第二源极/漏极区域（5）之间的鳍片（3,3A）中的沟道区域（33），沟道区域（3）上的栅极绝缘体（6）（33）和栅极绝缘体（6）上的栅极结构（7,8），其中第一源极/漏极区域（4），沟道区域（33）和第二源极/漏极区域（5）的序列）沿水平方向排列。

13. 发明授权

US08183894B2 Device for and a method of generating signals 有权
标题翻译：用于生成信号的装置和方法
公开(公告)号：US08183894B2
公开(公告)日：2012-05-22
申请号：US12674735
申请日：2008-08-06
申请人： Sebastien Nuttinck , Tony Vanhoucke , Godefridus Hurkx
发明人： Sebastien Nuttinck , Tony Vanhoucke , Godefridus Hurkx
IPC分类号： H03B19/00
CPC分类号： H03F3/19 , H03B19/14 , H03D2200/0021
摘要： A device (100) for generating an output signal (So) having substantially same or increased output frequency compared to an input frequency of an input signal (Si), the device (100) comprising: a bipolar transistor (102) having a base (B), a collector (C), and an emitter (E); a control unit (104) adapted for controlling application of the input signal (Si) to the base (B) and adapted for controlling application of a collector-emitter voltage between the collector (C) and the emitter (E) in a manner for operating the bipolar transistor (102) in a snap-back regime to obtain a non-linear collector current characteristic to thereby generate the output signal (So) having the substantially same or increased output frequency resulting from a steeply rising collector current.
摘要翻译：一种用于产生与输入信号（Si）的输入频率相比具有基本相同或增加的输出频率的输出信号（So）的装置（100），所述装置（100）包括：双极晶体管（102），具有基极（ B），集电极（C）和发射极（E）; 控制单元（104），其适于控制对基座（B）的输入信号（Si）的施加，并且适于控制在集电极（C）和发射极（E）之间施加集电极 - 发射极电压，在回扫状态下操作双极晶体管（102）以获得非线性集电极电流特性，从而产生具有由急剧上升的集电极电流产生的基本相同或增加的输出频率的输出信号（So）。

14. 发明申请

US20110215841A1 DEVICE FOR AND A METHOD OF GENERATING SIGNALS 有权
标题翻译：用于生成信号的装置和方法
公开(公告)号：US20110215841A1
公开(公告)日：2011-09-08
申请号：US12674735
申请日：2008-08-06
申请人： Sebastien Nuttinck , Tony Vanhoucke , Godefridus Hurkx
发明人： Sebastien Nuttinck , Tony Vanhoucke , Godefridus Hurkx
IPC分类号： H03B19/14
CPC分类号： H03F3/19 , H03B19/14 , H03D2200/0021
摘要： A device (100) for generating an output signal (So) having substantially same or increased output frequency compared to an input frequency of an input signal (Si), the device (100) comprising: a bipolar transistor (102) having a base (B), a collector (C), and an emitter (E); a control unit (104) adapted for controlling application of the input signal (Si) to the base (B) and adapted for controlling application of a collector-emitter voltage between the collector (C) and the emitter (E) in a manner for operating the bipolar transistor (102) in a snap-back regime to obtain a non-linear collector current characteristic to thereby generate the output signal (So) having the substantially same or increased output frequency resulting from a steeply rising collector current.
摘要翻译：一种用于产生与输入信号（Si）的输入频率相比具有基本相同或增加的输出频率的输出信号（So）的装置（100），所述装置（100）包括：双极晶体管（102），具有基极（ B），集电极（C）和发射极（E）; 控制单元（104），其适于控制对基座（B）的输入信号（Si）的施加，并且适于控制在集电极（C）和发射极（E）之间施加集电极 - 发射极电压，在回扫状态下操作双极晶体管（102）以获得非线性集电极电流特性，从而产生具有由急剧上升的集电极电流产生的基本相同或增加的输出频率的输出信号（So）。

15. 发明申请

US20100219479A1 MOS DEVICE AND METHOD OF FABRICATING A MOS DEVICE 有权
标题翻译： MOS器件和制造MOS器件的方法
公开(公告)号：US20100219479A1
公开(公告)日：2010-09-02
申请号：US12161709
申请日：2007-01-22
申请人： Sebastien Nuttinck
发明人： Sebastien Nuttinck
IPC分类号： H01L29/78 , H01L21/28
CPC分类号： H01L29/7856 , B82Y10/00 , B82Y40/00 , H01L21/845 , H01L27/1211 , H01L29/0673 , H01L29/66439 , H01L29/66795 , H01L29/775
摘要： The invention provides a three-dimensional stacked fin metal oxide semiconductor (SF-MOS) device (10,30) comprising a protrusion or fin structure with a plurality of stacked semiconductor regions (3,5,12), in which a second semiconductor region (5,12) is separated from a first semiconductor region (3,5) by an isolation region (4,11). A gate isolation layer (8) extends at least over the sidewalls of the protrusion (7) and a gate electrode extends over the gate isolation layer (8). The gate electrode comprises a plurality of gate regions (13,14,15) wherein each gate region (13,14,15) extends over another semiconductor region (3,5,12). In this way each gate region (13,14,15) influences the conduction channel of another semiconductor region (3,5,12) and hence adds another degree of freedom with which the performance of the SF-MOS device (10,30) can be optimized. The invention further provides a method of manufacturing the SF-MOS device (10,30) according to the invention.
摘要翻译：本发明提供了一种三维堆叠鳍状金属氧化物半导体（SF-MOS）器件（10,30），其包括具有多个堆叠半导体区域（3,5,12）的突起或鳍状结构，其中第二半导体区域（5,12）通过隔离区域（4,11）与第一半导体区域（3,5）分离。栅极隔离层（8）至少在突起（7）的侧壁上延伸，并且栅电极在栅极隔离层（8）上延伸。栅极电极包括多个栅极区域（13,14,15），其中每个栅极区域（13,14,15）在另一个半导体区域（3,5,12）上延伸。以这种方式，每个栅极区域（13,14,15）影响另一个半导体区域（3,5,12）的导电沟道，因此增加了SF-MOS器件（10,30）的性能的另一自由度，可以优化。本发明还提供一种制造根据本发明的SF-MOS器件（10,30）的方法。

16. 发明授权

US08362561B2 Transistor device and method of manufacturing such a transistor device 有权
标题翻译：晶体管器件及其制造方法
公开(公告)号：US08362561B2
公开(公告)日：2013-01-29
申请号：US12519162
申请日：2007-12-10
申请人： Sebastien Nuttinck , Gilberto Curatola
发明人： Sebastien Nuttinck , Gilberto Curatola
IPC分类号： H01L27/12
CPC分类号： H01L29/7391 , H01L21/84 , H01L27/1203 , H01L29/41791 , H01L29/785
摘要： A transistor device (10), the transistor device (10) comprising a substrate (11, 14), a fin (3, 3A) aligned along a horizontal direction on the substrate (11, 14), a first source/drain region (4) of a first type of conductivity in the fin (3, 3A), a second source/drain region (5) of a second type of conductivity in the fin (3, 3A), wherein the first type of conductivity differs from the second type of conductivity, a channel region (33) in the fin (3, 3A) between the first source/drain region (4) and the second source/drain region (5), a gate insulator (6) on the channel region (33), and a gate structure (7, 8) on the gate insulator (6), wherein the sequence of the first source/drain region (4), the channel region (33) and the second source/drain region (5) is aligned along the horizontal direction.
摘要翻译：一种晶体管器件（10），所述晶体管器件（10）包括衬底（11,14），沿着所述衬底（11,14）上的水平方向排列的鳍状物（3,3A），第一源极/漏极区域（3,3A）中的第一类型的导电性的第一类型的导电性的第一类型的导电性的第二类型的导电性的第二类型的漏极区域（5）在第一源极/漏极区域（4）和第二源极/漏极区域（5）之间的鳍片（3,3A）中的沟道区域（33），沟道区域（3）上的栅极绝缘体（6）（33）和栅极绝缘体（6）上的栅极结构（7,8），其中第一源极/漏极区域（4），沟道区域（33）和第二源极/漏极区域（5）的序列）沿水平方向排列。

17. 发明授权

US07906403B2 Bipolar transistor and method of fabricating the same 有权
标题翻译：双极晶体管及其制造方法
公开(公告)号：US07906403B2
公开(公告)日：2011-03-15
申请号：US11814281
申请日：2006-01-12
申请人： Johannes JTM Donkers , Wibo D. Van Noort , Philippe Meunier-Beillard , Sebastien Nuttinck , Erwin Hujzen , Francois Neuilly
发明人： Johannes JTM Donkers , Wibo D. Van Noort , Philippe Meunier-Beillard , Sebastien Nuttinck , Erwin Hujzen , Francois Neuilly
IPC分类号： H01L21/331 , H01L21/8222
CPC分类号： H01L29/66242 , H01L29/66272 , H01L29/732 , H01L29/7378
摘要： Consistent with an example embodiment, there is a bipolar transistor with a reduced collector series resistance integrated in a trench of a standard CMOS shallow trench isolation region. The bipolar transistor includes a collector region manufactured in one fabrication step, therefore having a shorter conductive path with a reduced collector series resistance, improving the high frequency performance of the bipolar transistor. The bipolar transistor further includes a base region with a first part on a selected portion of the collector region (6, 34), which is on the bottom of the trench, and an emitter region on a selected portion of the first part of the base region. A base contact electrically contacts the base region on a second part of the base region, which is on an insulating region. The collector region is electrically contacted on top of a protrusion with a collector contact.
摘要翻译：与示例实施例一致，存在集成在标准CMOS浅沟槽隔离区的沟槽中的集电极串联电阻减小的双极晶体管。双极晶体管包括在一个制造步骤中制造的集电极区域，因此具有较短的集电极串联电阻的导电路径，从而改善了双极晶体管的高频性能。所述双极晶体管还包括基极区域，所述基极区域在所述沟槽的底部上的所述集电极区域（6,34）的选定部分上具有第一部分，并且所述基极的所述第一部分的选定部分上的发射极区域地区。基极触点与绝缘区域上的基极区域的第二部分上的基极区域电接触。集电极区域在突出部的顶部与集电极触点电接触。

18. 发明申请

US20110034001A1 METHOD OF MAKING BIPOLAR TRANSISTOR 有权
标题翻译：制作双极晶体管的方法
公开(公告)号：US20110034001A1
公开(公告)日：2011-02-10
申请号：US12935924
申请日：2009-03-30
申请人： Sebastien Nuttinck , Erwin Hijzen , Johannes J. T. M. Donkers , Guillaume L. R. Boccardi
发明人： Sebastien Nuttinck , Erwin Hijzen , Johannes J. T. M. Donkers , Guillaume L. R. Boccardi
IPC分类号： H01L21/8222
CPC分类号： H01L29/66242 , H01L21/8249 , H01L29/0634 , H01L29/0692 , H01L29/66287 , H01L29/66795 , H01L29/732 , H01L29/7371
摘要： A method of manufacturing a bipolar transistor is compatible with FinFET processing. A collector region (18) is formed and patterned, base contact regions (26) formed on either side, and a gap formed between the base contact region. A base (28), spacers (30) and an emitter (32) are formed in the gap.
摘要翻译：制造双极晶体管的方法与FinFET处理兼容。形成集电极区域（18）并构图，形成在两侧的基极接触区域（26）和形成在基极接触区域之间的间隙。在间隙中形成基座（28），间隔件（30）和发射极（32）。

19. 发明申请

US20090166761A1 FIELD EFFECT TRANSISTOR STRUCTURE WITH AN INSULATING LAYER AT THE JUNCTION 有权
标题翻译：具有绝缘层的场效应晶体管结构
公开(公告)号：US20090166761A1
公开(公告)日：2009-07-02
申请号：US12097122
申请日：2006-12-07
申请人： Gilberto A. Curatola , Sebastien Nuttinck
发明人： Gilberto A. Curatola , Sebastien Nuttinck
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/7848 , H01L29/0653 , H01L29/165 , H01L29/6659 , H01L29/66636 , H01L29/7833
摘要： A method of making a FET includes forming a gate structure (18), then etching cavities on either side. A SiGe layer (22) is then deposited on the substrate (10) in the cavities, followed by an Si layer (24). A selective etch is then carried out to etch away the SiGe (22) except for a part of the layer under the gate structure (18), and oxide (28) is grown to fill the resulting gap. SiGe source and drains are then deposited in the cavities. The oxide (28) can reduce junction leakage current.
摘要翻译：制造FET的方法包括形成栅极结构（18），然后蚀刻任一侧上的空腔。然后将SiGe层（22）沉积在空腔中的衬底（10）上，随后沉积Si层（24）。然后进行选择性蚀刻以除去SiGe（22），除了栅极结构（18）下面的一部分层，并且生长氧化物（28）以填充所得到的间隙。然后将SiGe源和漏极沉积在空腔中。氧化物（28）可以减少结漏电流。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式