基本信息:
- 专利标题： TRANSISTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
- 专利标题（中）：晶体管器件及其制造方法
- 申请号：US13481975 申请日：2012-05-29
- 公开(公告)号：US20130320442A1 公开(公告)日：2013-12-05
- 发明人： Wei-Ming Liao , Tieh-Chiang Wu
- 申请人： Wei-Ming Liao , Tieh-Chiang Wu
- 申请人地址： TW Taoyuan
- 专利权人： NANYA TECHNOLOGY CORPORATION
- 当前专利权人： NANYA TECHNOLOGY CORPORATION
- 当前专利权人地址： TW Taoyuan
- 主分类号： H01L27/088
- IPC分类号： H01L27/088 ; H01L21/336
摘要：
Provided is a transistor device including at least a vertical transistor structure. The vertical transistor structure includes a substrate, a dielectric layer, a gate, a first doped region, a second doped region, a third doped region, and a fourth doped region. The dielectric layer is disposed in a trench of the substrate. The gate is disposed in the dielectric layer. The gate defines, at both sides thereof, a first channel region and a second channel region in the substrate. The first doped region and the third doped region are disposed in the substrate and located below the first channel region and the second channel region, respectively. The second doped region and the fourth doped region are disposed in the substrate and located above the first channel region and the second channel region, respectively.
摘要（中）：
提供了至少包括垂直晶体管结构的晶体管器件。 垂直晶体管结构包括衬底，电介质层，栅极，第一掺杂区域，第二掺杂区域，第三掺杂区域和第四掺杂区域。 电介质层设置在衬底的沟槽中。 栅极设置在电介质层中。 栅极在其两侧限定衬底中的第一沟道区和第二沟道区。 第一掺杂区域和第三掺杂区域分别设置在衬底中并位于第一沟道区域和第二沟道区域下方。 第二掺杂区域和第四掺杂区域分别设置在衬底中并位于第一沟道区域和第二沟道区域上方。
公开/授权文献:
- US08659079B2 Transistor device and method for manufacturing the same 公开/授权日：2014-02-25
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L27/00 | 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件 |
| --------H01L27/02 | .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的 |
| ----------H01L27/04 | ..其衬底为半导体的 |
| ------------H01L27/06 | ...在非重复结构中包括有多个单个组件的 |
| --------------H01L27/085 | ....只包含场效应的组件 |
| ----------------H01L27/088 | .....有绝缘栅场效应晶体管的组件 |