基本信息:
- 专利标题： 半導體記憶裝置
- 专利标题（中）：半导体记忆设备
- 申请号：TW108106688 申请日：2019-02-27
- 公开(公告)号：TW202018720A 公开(公告)日：2020-05-16
- 发明人： 菅原昭雄 , SUGAHARA, AKIO , 今本哲広 , IMAMOTO, AKIHIRO , 渡邉稔史 , WATANABE, TOSHIFUMI , 栫真己 , KAKOI, MAMI , 增田考平 , MASUDA, KOHEI , 吉原正浩 , YOSHIHARA, MASAHIRO , 安彥尚文 , ABIKO, NAOFUMI
- 申请人： 日商東芝記憶體股份有限公司 , TOSHIBA MEMORY CORPORATION
- 专利权人： 日商東芝記憶體股份有限公司,TOSHIBA MEMORY CORPORATION
- 当前专利权人： 日商東芝記憶體股份有限公司,TOSHIBA MEMORY CORPORATION
- 代理人： 陳長文
- 优先权： PCT/JP2018/041195 20181106
- 主分类号： G11C16/34
- IPC分类号： G11C16/34 ; G11C11/34
摘要：
實施形態之半導體記憶裝置包含複數個平面與定序器。複數個平面之各者具有複數個作為記憶胞之集合之區塊。定序器執行第1動作、及較第1動作短之第2動作。定序器當接收指示第1動作之執行之第1指令集時執行上述第1動作。定序器於執行第1動作之期間接收指示第2動作之執行之第2指令集時，基於作為第1動作之對象之區塊之位址與作為第2動作之對象之區塊之位址，暫停第1動作而執行第2動作或與第1動作並行地執行第2動作。
摘要（中）：
实施形态之半导体记忆设备包含复数个平面与定序器。复数个平面之各者具有复数个作为记忆胞之集合之区块。定序器运行第1动作、及较第1动作短之第2动作。定序器当接收指示第1动作之运行之第1指令集时运行上述第1动作。定序器于运行第1动作之期间接收指示第2动作之运行之第2指令集时，基于作为第1动作之对象之区块之位址与作为第2动作之对象之区块之位址，暂停第1动作而运行第2动作或与第1动作并行地运行第2动作。
信息查询:
EspacenetIPC结构图谱:
| G | 物理 |
| --G11 | 信息存储 |
| ----G11C | 静态存储器 |
| ------G11C16/00 | 可擦除可编程序只读存储器 |
| --------G11C16/02 | .电可编程序的 |
| ----------G11C16/06 | ..辅助电路，例如，用于写入存储器的 |
| ------------G11C16/34 | ...编程状态的确定，例如，阈值电压、过编程或欠编程、保留 |