基本信息:
- 专利标题： 전력 반도체 소자의 제조방법
- 专利标题（英）：Method for manufacturing of power semiconductor device
- 专利标题（中）：功率半导体器件制造方法
- 申请号：KR1020090060142 申请日：2009-07-02
- 公开(公告)号：KR1020110002601A 公开(公告)日：2011-01-10
- 发明人： 오광훈 , 김은택 , 윤종만 , 이종헌 , 정진영
- 申请人： (주) 트리노테크놀로지
- 申请人地址： 경기도 안양시 동안구 흥안대로 ***, ***호 (평촌동, 두산벤처다임)
- 专利权人： (주) 트리노테크놀로지
- 当前专利权人： (주) 트리노테크놀로지
- 当前专利权人地址： 경기도 안양시 동안구 흥안대로 ***, ***호 (평촌동, 두산벤처다임)
- 代理人： 박영복; 김용인
- 主分类号： H01L29/78
- IPC分类号： H01L29/78
摘要：
PURPOSE: A method for a power semiconductor device is provided to improve the conduction loss of the semiconductor device by applying a self aligning process in order to reduce the channel resistance. CONSTITUTION: A gate insulating layer is formed on a first conductive semiconductor substrate. A gate electrode is formed at the pre-set region of the gate insulating layer. Second conductive dopant is implanted to the front side of the semiconductor substrate in order to form a second conductive well region in the surface of the semiconductor substrate. A source region is formed in the surface of the semiconductor substrate in which the second conductive well region is formed. A source electrode and a drain electrode are formed respectively in the upper side and the rear side of the semiconductor substrate.
摘要（中）：
目的：提供一种用于功率半导体器件的方法，以通过施加自对准工艺来改善半导体器件的导通损耗，以减小沟道电阻。 构成：在第一导电半导体衬底上形成栅极绝缘层。 栅电极形成在栅极绝缘层的预设区域。 第二导电掺杂剂被注入到半导体衬底的前侧，以在半导体衬底的表面中形成第二导电阱区域。 源区域形成在其中形成有第二导电阱区域的半导体衬底的表面中。 分别在半导体衬底的上侧和后侧形成源电极和漏电极。
公开/授权文献:
- KR101060637B1 전력 반도체 소자의 제조방법 公开/授权日：2011-08-31
信息查询:
EspacenetIPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L29/00 | 专门适用于整流、放大、振荡或切换，并具有至少一个电位跃变势垒或表面势垒的半导体器件；具有至少一个电位跃变势垒或表面势垒，例如PN结耗尽层或载流子集结层的电容器或电阻器；半导体本体或其电极的零部件 |
| --------H01L29/02 | .按其半导体本体的特征区分的 |
| ----------H01L29/68 | ..只能通过对一个不通有待整流、放大或切换的电流的电极供给电流或施加电位方可进行控制的 |
| ------------H01L29/70 | ...双极器件 |
| --------------H01L29/762 | ....电荷转移器件 |
| ----------------H01L29/78 | .....由绝缘栅产生场效应的 |