基本信息:
- 专利标题： 반도체 메모리 소자 및 제조방법
- 专利标题（英）：Semiconductor device and manufacturing method thereof
- 申请号：KR1020060121512 申请日：2006-12-04
- 公开(公告)号：KR101005638B1 公开(公告)日：2011-01-05
- 发明人： 박경환 , 최은석 , 김세준 , 유현승
- 申请人： 에스케이하이닉스 주식회사
- 申请人地址： 경기도 이천시 부발읍 경충대로 ****
- 专利权人： 에스케이하이닉스 주식회사
- 当前专利权人： 에스케이하이닉스 주식회사
- 当前专利权人地址： 경기도 이천시 부발읍 경충대로 ****
- 代理人： 신영무
- 主分类号： H01L27/115
- IPC分类号： H01L27/115 ; H01L21/8247
摘要：
본 발명은 반도체 기판 상에 순차적으로 적층된 터널 절연막 및 전하 저장막 패턴, 전하 저장막 패턴의 중앙 상부에 형성된 블로킹 절연막 패턴, 전하 저장막 패턴의 상부에 형성되며, 블로킹 절연막 패턴의 측벽에 접하여 형성된 고유전체막 패턴, 블로킹 절연막 패턴 및 고유전체막 패턴의 상부에 형성된 게이트 전극 패턴을 포함하는 반도체 메모리 소자 및 제조방법으로 이루어진다.
반도체, SONOS, 고유전체, 블로킹, 습식식각
摘要（英）：
반도체, SONOS, 고유전체, 블로킹, 습식식각
The invention is formed on the blocking insulating layer pattern, a charge storage layer pattern formed in the central upper portion of the sequentially stacked on the semiconductor substrate, a tunnel insulating film and the charge storage layer pattern, a charge storage film pattern, formed in contact with the side wall of the blocking insulating layer pattern unique pattern consists of a whole film, the blocking insulating layer pattern, and a semiconductor memory device that includes a unique overall film gate electrode pattern formed on top of the pattern and a method of manufacturing the same. Semiconductor, SONOS, high-dielectric, blocking, wet etching
公开/授权文献:
- KR1020080050787A 반도체 메모리 소자 및 제조방법 公开/授权日：2008-06-10
信息查询:
EspacenetIPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L27/00 | 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件 |
| --------H01L27/02 | .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的 |
| ----------H01L27/04 | ..其衬底为半导体的 |
| ------------H01L27/06 | ...在非重复结构中包括有多个单个组件的 |
| --------------H01L27/105 | ....包含场效应组件的 |
| ----------------H01L27/112 | .....只读存储器结构的 |
| ------------------H01L27/115 | ......电动编程只读存储器 |