基本信息:
- 专利标题: 라인 플립 칩 패키지 및 그 제조 방법
- 专利标题(英):Line flip chip package and manufacturing method thereof
- 专利标题(中):线倒装芯片封装及其制造方法
- 申请号:KR1020060023039 申请日:2006-03-13
- 公开(公告)号:KR100767193B1 公开(公告)日:2007-10-17
- 发明人: 유현오 , 류기태 , 조남영
- 申请人: 하나 마이크론(주)
- 申请人地址: 충청남도 아산시 음봉면 연암율금로 **
- 专利权人: 하나 마이크론(주)
- 当前专利权人: 하나 마이크론(주)
- 当前专利权人地址: 충청남도 아산시 음봉면 연암율금로 **
- 代理人: 서만규; 배성호; 김호종; 서경민
- 主分类号: H01L21/60
- IPC分类号: H01L21/60 ; H01L23/48
이를 위해 본 발명에 의한 해결 방법의 요지는 다수의 본드 패드가 형성된 반도체 다이와, 반도체 다이의 본드 패드에 마주 보도록 위치되고, 표면에는 다수의 배선 패턴이 형성된 서브스트레이트와, 반도체 다이의 본드 패드와 서브스트레이트의 배선 패턴을 상호 접속하며 대략 "S"자로 형성된 다수의 와이어 단자와, 반도체 다이와 서브스트레이트 사이에 형성되어 와이어 단자를 보호하는 스페이서로 이루어진 라인 플립 칩 패키지 및 그 제조 방법이 개시된다.
플립 칩, 와이어 단자, 울트라 파인 피치, 스페이서, 서브스트레이트
The invention line on the flip-chip package and its manufacturing method, a technical problem to be solved is the low-cost implementation of a flip-chip using a wire terminal without bumping process, to improve the connection reliability between the semiconductor die and the substrate, Ultra semiconductor die and the substrate easily applicable line in flip-chip packages having a large number of bond pads to a fine pitch and to provide a method of manufacturing the same. Matter of the solution according to the invention for this purpose is formed with a plurality of bond pads semiconductor die, are positioned facing the bonding pad of the semiconductor die, the surface of the substrate formed with a plurality of wiring patterns, the bond pads of the semiconductor die and the sub- interconnecting the wiring pattern of the straight and is substantially "S" as a number of wire terminals and the semiconductor die and the sub-way is formed between a straight line consisting of a flip-chip package, a spacer for protecting the wire terminal and its production is disclosed formed. Flip-chip, wire terminal, ultra fine pitch, the spacer, the substrate
公开/授权文献:
- KR1020070093205A 라인 플립 칩 패키지 및 그 제조 방법 公开/授权日:2007-09-18
信息查询:
EspacenetIPC结构图谱:
H | 电学 |
--H01 | 基本电气元件 |
----H01L | 半导体器件;其他类目未包含的电固体器件 |
------H01L21/00 | 专门适用于制造或处理半导体或固体器件或其部件的方法或设备 |
--------H01L21/02 | .半导体器件或其部件的制造或处理 |
----------H01L21/027 | ..未在H01L21/18或H01L21/34组中包含的为进一步的光刻工艺在半导体之上制作掩膜 |
------------H01L21/50 | ...应用H01L21/06至H01L21/326中的任一小组都不包含的方法或设备组装半导体器件的 |
--------------H01L21/60 | ....引线或其他导电构件的连接,用于工作时向或由器件传导电流 |