发明公开
EP2926240A1 ESTABLISHING A BRANCH TARGET INSTRUCTION CACHE (BTIC) ENTRY FOR SUBROUTINE RETURNS TO REDUCE EXECUTION PIPELINE BUBBLES, AND RELATED SYSTEMS, METHODS, AND COMPUTER-READABLE MEDIA
审中-公开
基本信息:
- 专利标题： ESTABLISHING A BRANCH TARGET INSTRUCTION CACHE (BTIC) ENTRY FOR SUBROUTINE RETURNS TO REDUCE EXECUTION PIPELINE BUBBLES, AND RELATED SYSTEMS, METHODS, AND COMPUTER-READABLE MEDIA
- 专利标题（中）：设立分公司目标指令缓存中的数据条目在节目管道泡沫和相关系统，方法和计算机可读介质的简化版本
- 申请号：EP13803413.7 申请日：2013-11-27
- 公开(公告)号：EP2926240A1 公开(公告)日：2015-10-07
- 发明人： DIEFFENDERFER, James Norris , MORROW, Michael William , McILVAINE, Michael Scott , STREETT, Daren Eugene , REDDY, Vimal K. , STEMPEL, Brian Michael
- 申请人： Qualcomm Incorporated
- 申请人地址： 5775 Morehouse Drive San Diego, CA 92121-1714 US
- 专利权人： Qualcomm Incorporated
- 当前专利权人： Qualcomm Incorporated
- 当前专利权人地址： 5775 Morehouse Drive San Diego, CA 92121-1714 US
- 代理机构： Skrba, Sinéad
- 优先权： US201261730717P 20121128; US201313792335 20130311
- 国际公布： WO2014085683 20140605
- 主分类号： G06F9/30
- IPC分类号： G06F9/30 ; G06F9/38
摘要：
Establishing a branch target instruction cache (BTIC) entry for subroutine returns to reduce pipeline bubbles, and related systems, methods, and computer-readable media are disclosed. In one embodiment, a method of establishing a BTIC entry includes detecting a subroutine call in an execution pipeline. In response, at least one instruction fetched sequential to the subroutine call is written as a branch target instruction in a BTIC entry for a subroutine return. A next instruction fetch address is calculated, and is written into a next instruction fetch address field in the BTIC entry. In this manner, the BTIC may provide correct branch target instruction and next instruction fetch address data for the subroutine return, even if the subroutine return is encountered for the first time or the subroutine is called from different calling locations.
摘要（中）：
建立子程序的分支目标指令高速缓冲存储器（BTIC）入口返回到减少管道的气泡，以及相关的系统，方法和计算机可读介质是光盘游离缺失。 在一个实施例中，建立BTIC条目的方法包括：检测在执行流水线中的子程序调用。 对此，至少一个指令获取顺序的子程序调用写成的BTIC条目子程序返回一个分支目标指令。 下一个指令提取地址进行计算，并写入下一个指令在进入BTIC取地址字段。 在这种方式中，BTIC可以提供正确的转移目标指令和下一个指令提取地址数据的子程序返回，即使子程序返回遇到的第一次或子程序从不同的调用位置的调用。
IPC结构图谱:
| G | 物理 |
| --G06 | 计算；推算；计数 |
| ----G06F | 电数字数据处理 |
| ------G06F9/00 | 电数字数据处理的控制单元 |
| --------G06F9/06 | .应用存入的程序的，即应用处理设备的内部存储来接收程序并保持程序的 |
| ----------G06F9/30 | ..执行机器指令的装置，例如指令译码 |