专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2022128713A1 VORRICHTUNG ZUM TESTEN EINER INTEGRIERTEN SCHALTUNG 审中-公开
公开(公告)号：WO2022128713A1
公开(公告)日：2022-06-23
申请号：PCT/EP2021/084891
申请日：2021-12-09
申请人： ROBERT BOSCH GMBH
发明人： WIEJA, Thomas , HERMANN, Carsten , KUEHNLE, Matthias
IPC分类号： G01R31/3167 , G01R31/3185
摘要： Die Erfindung betrifft eine Vorrichtung zum Testen einer integrierten Schaltung, welche einen analogen Teil (1) und einen digitalen Teil (2) aufweist. Der analoge Teil (1) weist zumindest ein analoges Modul (11) mit einer Mehrzahl von Eingängen und zumindest einem Ausgang auf. Der digitale Teil (2) der Vorrichtung ist zum Detektieren eines Signals am Ausgang der integrierten Schaltung während eines ersten Betriebsmodus der Vorrichtung und zum Vergleichen des detektierten Signals mit einem ersten Sollwert ausgebildet. Ferner ist der digitale Teil (2) zum Detektieren eines Signals am Ausgang der integrierten Schaltung während eines zweiten Betriebsmodus der Vorrichtung unter Verwendung des analogen Teils (1) und zum Vergleichen des detektierten Signals mit einem zweiten Sollwert ausgebildet. Der digitale Teil (2) ist ferner dazu ausgebildet, ein Signal an einem Ausgang des analogen Moduls (11) während eines dritten Betriebsmodus zu detektieren und das detektierte Signal mit einem dritten Sollwert zu vergleichen.

2. 发明申请

WO2022041223A1 芯片测试电路及电路测试方法审中-公开
公开(公告)号：WO2022041223A1
公开(公告)日：2022-03-03
申请号：PCT/CN2020/112609
申请日：2020-08-31
申请人：华为技术有限公司
发明人：黄宇 , 崔昌明 , 黄俊林 , 付海涛
IPC分类号： G01R31/3167
摘要：一种芯片中的测试电路（03）及电路的测试方法，涉及电子技术领域，可适用于EDA软件，用于解决目前的测试方案中的绕线拥塞和测试配置复杂的问题。该测试电路（03）将测试向量的输入数据通过测试总线（02）的输入传输至数据分发电路（301）中，通过数据分发电路（301）传输至被测电路（01）的扫描输入通道，被测电路（01）扫描结束后，被测电路（01）的扫描输出通道的测试向量的输出数据通过数据分发电路（301）传输至测试总线（02）的输出完成被测电路（01）的测试，可根据具体的测试方案配置数据分发电路（301）与测试总线（02）的动态对应关系，使得测试资源能够得以动态分配，极大程度地优化了绕线拥塞的问题，以便降低测试成本，并且可以简化配置过程，而提高测试效率。

3. 发明申请

WO2019241600A2 INTEGRATED COMMUNICATION LINK TESTING 审中-公开
公开(公告)号：WO2019241600A2
公开(公告)日：2019-12-19
申请号：PCT/US2019/037114
申请日：2019-06-13
申请人： TEKTRONIX, INC.
发明人： HOJABRI, Pirooz , O'BRIEN, Joshua , MARTIN, Gregory, A. , SATARZADEH, Patrick , HOVAKIMYAN, Karen
IPC分类号： G01R31/3167 , G01R31/317
摘要： A test and measurement device includes an input configured to receive an analog signal from a Device Under Test (DUT), an Analog to Digital Converter (ADC) coupled to the input and structured to convert the analog signal to a digital signal, a receiver implemented in a first Field Programmable Gate Array (FPGA) and structured to accept the digital signal and perform signal analysis on the digital signal, a transmitter implemented in a second FPGA and structured to generate a digital output signal, and a Digital to Analog Converter (DAC) coupled to the transmitter and structured to convert the digital output signal from the transmitter to an analog signal, and structured to send the analog signal to the DUT. The receiver and the transmitter are coupled together by a high speed data link over which data about the current testing environment may be shared.

4. 发明申请

WO2008121177A1 HDMI FORMAT VIDEO PATTERN AND AUDIO FREQUENCIES GENERATOR FOR FIELD TEST AND BUILT-IN SELF TEST 审中-公开
标题翻译： HDMI格式视频模式和音频频率发生器，用于现场测试和内置自检
公开(公告)号：WO2008121177A1
公开(公告)日：2008-10-09
申请号：PCT/US2008/001328
申请日：2008-01-31
申请人： ANALOGIX SEMICONDUCTOR, INC. , ZHU, Ning , HAO, Jianbin
发明人： ZHU, Ning , HAO, Jianbin
IPC分类号： H04N17/00 , G01R31/3187 , G01R31/3167 , G01R31/28 , G01R31/317 , G01R31/3181
CPC分类号： H04N17/00 , G01R31/3167 , G01R31/3187
摘要： A versatile video pattern and audio pattern generation module 110, that can be integrated onto a video integrated circuit (IC) to generate functional video test input data, in HDMI format, for gray bars, color bars and moving bar data patterns, and to further generate single-tone audio signals, is disclosed. This video signal generator 210 can be made part of the built-in-self test (BIST) to allow simplified testing of the IC. The signals generated can be used to test the video and audio functionality, as well as enabling a system to be demonstrated in the field. The output of the generator during the demonstration can be displayed using any suitable video display enabling simplified demonstration setup. These video and audio signals can be used as a diagnostic tool by the consumer and also for debugging the IC and system as may be necessary.
摘要翻译：一种多功能视频图案和音频图案生成模块110，其可以集成到视频集成电路（IC）上以产生HDMI格式的功能视频测试输入数据，用于灰色条，色条和移动条数据模式，以及进一步生成单音音频信号。该视频信号发生器210可以制成内置自检（BIST）的一部分，以便简化IC测试。所产生的信号可用于测试视频和音频功能，以及使系统能够在现场得到证明。演示期间发生器的输出可以使用任何合适的视频显示进行显示，从而实现简化的演示设置。这些视频和音频信号可以用作消费者的诊断工具，并且可以用于根据需要调试IC和系统。

5. 发明申请

WO2007122950A1 半導体装置、半導体試験装置、及び半導体装置の試験方法审中-公开
标题翻译：半导体器件，半导体测试装置和半导体器件测试方法
公开(公告)号：WO2007122950A1
公开(公告)日：2007-11-01
申请号：PCT/JP2007/055796
申请日：2007-03-22
申请人：松下電器産業株式会社 , 松川和生 , 藤田光俊
发明人：松川和生 , 藤田光俊
IPC分类号： G01R31/3167 , H03M1/10
CPC分类号： G01R31/31932 , G01R31/3167
摘要：　複数のＤＡＣを備える半導体集積回路の良品判別の試験では、ＤＡＣの数の増加や、高解像度化によって、試験時間が長くなってしまう、という課題がある。　２つのＤＡＣ、すなわち、ＤＡＣ１と、ＤＡＣ２を試験する場合、制御部（１７０）はＤＡＣ１と、ＤＡＣ２のデジタル入力値を、交互に増加させてゆくことにより、ＤＡＣ１と、ＤＡＣ２のアナログ出力値が入力された比較部１の出力は、“０”と、“１”との間で反転を繰り返す。前記比較部１の出力パターンを、判定部（１８０）で期待値と一致するか否かを判定することで、ＤＡＣの良品判別を行う。
摘要翻译：具有多个DAC的半导体集成电路的一致性判断测试具有由于DAC的数量的增加和高分辨率而延长测试时间的问题。在测试两个DAC（即，DAC（1）和DAC（2））的情况下，控制部分（170）交替地向DAC（1）和DAC（2）增加数字输入值，从而从输入DAC（1）和来自DAC（2）的模拟输出值的比较部分（1），重复反向“0”和“1”。通过判断来自比较部（1）的输出模式是否与判定部（180）的期望值相一致来判断DAC的一致性。

6. 发明申请

WO2006023032A3 CROSS-MONITORING SENSOR SYSTEM AND METHOD 审中-公开
标题翻译：交叉监测传感器系统和方法
公开(公告)号：WO2006023032A3
公开(公告)日：2007-01-18
申请号：PCT/US2005021640
申请日：2005-06-20
申请人： BEI TECHNOLOGIES INC , SMITH THAD W MARC
发明人： SMITH THAD W MARC
IPC分类号： G01R31/3167
CPC分类号： G01C19/5607 , B60R2021/01115 , B60R2021/01184 , G01P21/00
摘要： Cross-monitoring sensor system and method in which a plurality of sensors (68, 69) each having a sensing element, circuitry for processing signals from the sensing element, an output interface for delivering processed signals, and an auxiliary input to which signals from another device can be input for processing and delivery by the output interface. Signals from each of the sensors are applied to the auxiliary input of another one of the sensors, and signals from the output interfaces of the sensors are compared to verify integrity of the system.
摘要翻译：交叉监测传感器系统和方法，其中多个传感器（68,69）各自具有传感元件，用于处理来自传感元件的信号的电路，用于传送经处理的信号的输出接口以及来自另一传感器设备可以通过输出接口输入处理和传送。来自每个传感器的信号被施加到另一个传感器的辅助输入，并且比较来自传感器的输出接口的信号以验证系统的完整性。

7. 发明申请

WO2006012503A3 AUTOMATIC ANALOG TEST & COMPENSATION WITH BUILT-IN PATTERN GENERATOR & ANALYZER 审中-公开
公开(公告)号：WO2006012503A3
公开(公告)日：2006-02-02
申请号：PCT/US2005/026021
申请日：2005-07-22
申请人： AUBURN UNIVERSITY , DAI, Fa , STROUD, Charles, E.
发明人： DAI, Fa , STROUD, Charles, E.
IPC分类号： G01R31/3167
摘要： A built in-self test (BIST) scheme for analog circuitry functionality tests such as frequency response, gain, cut-off frequency, signal-to-noise ratio, and linearity measurement. The BIST scheme utilizes a built-in direct digital synthesizer (DDS) as the test pattern generator that can generate various test waveforms such as chirp, ramp, step frequency, two-tone frequencies, sweep frequencies, MSK, phase modulation, amplitude modulation, QAM and other hybrid modulations. The BIST scheme utilizes a multiplier followed by an accumulator as the output response analyzer (ORA). The multiplier extracts the spectrum information at the desired frequency without using Fast Fourier Transform (FFT) and the accumulator picks up the DC component by averaging the multiplier output.

8. 发明申请

WO02056042A1 MULTIPLE-OUTPUT ARBITRARY WAVEFORM GENERATOR AND MIXED LSI TESTER 审中-公开
标题翻译：多输出仲波波发生器和混合LSI测试仪
公开(公告)号：WO02056042A1
公开(公告)日：2002-07-18
申请号：PCT/JP2002/000154
申请日：2002-01-11
IPC分类号： G01R31/26 , G01R31/28 , G01R31/3167 , G01R31/3183 , G01R31/319 , G01R31/316
CPC分类号： G01R31/3167 , G01R31/2841 , G01R31/31917
摘要： One system consisting of an output sequence control unit and an output waveform data generation unit are provided, and an analog waveform generation unit is provided with four systems of ports (40), an attenuator (43b) for separately regulating the gains of analog test signals output from respective ports, and a digital/analog converter (45) for separately regulating the offset voltages of analog test signals. Accordingly, analog test signals optimized for respective LSIs under test can be generated with a simple circuit configuration without complicating a performance-board circuit configuration when a plurality of LSIs under test are tested concurrently.
摘要翻译：提供由输出序列控制单元和输出波形数据生成单元组成的一个系统，模拟波形生成单元设置有四个端口系统（40），用于分别调节模拟测试信号的增益的衰减器（43b）来自相应端口的输出，以及用于分别调制模拟测试信号的偏移电压的数/模转换器（45）。因此，可以通过简单的电路配置来生成针对各个被测试的LSI进行了优化的模拟测试信号，而不会在同时测试多个被测试LSI的情况下使性能板电路配置复杂化。

9. 发明申请

WO01079863A3 METHOD AND APPARATUS FOR TESTING SIGNAL PATHS BETWEEN AN INTEGRATED CIRCUIT WAFER AND A WAFER TESTER 审中-公开
标题翻译：用于测试集成电路波形与波长测试仪之间的信号波形的方法和装置
公开(公告)号：WO01079863A3
公开(公告)日：2002-05-16
申请号：PCT/US2001/010030
申请日：2001-03-27
IPC分类号： G01R27/02 , G01R31/28 , G01R31/3167 , H01L21/66 , G01R31/316 , G01R35/00
CPC分类号： G01R31/3167
摘要： Signal paths within an interconnect structure linking input/output (I/O) ports of an integrated circuit (IC) tester and test points of an IC die on a wafer are tested for continuity, shorts and resistance by using the interconnect structure to access a similar arrangement of test points on a reference wafer. Conductors in the reference wafer interconnect groups of test points. The tester may then test the continuity of signal paths through the interconnect structure by sending test signals between pairs of its ports through those signal paths and the interconnecting conductors within the reference wafer. A parametric test unit within the tester can also determine impedances of the signal paths through the interconnect structure by comparing magnitudes of voltage drops across pairs of its I/O ports to magnitudes of currents it transmits between the I/O port pairs.
摘要翻译：通过使用互连结构来访问集成电路（IC）测试器的输入/输出（I / O）端口和晶片上的IC管芯的测试点的互连结构中的信号路径被测试为连续性，短路和电阻在参考晶片上测试点的类似布置。参考晶圆互连组中的导体测试点。然后，测试者可以通过在参考晶片内的这些信号路径和互连导体之间通过在其端口对之间发送测试信号来测试通过互连结构的信号路径的连续性。测试仪中的参数测试单元还可以通过将I / O端口对之间的电压降幅度与I / O端口对之间传输的电流大小进行比较，来确定通过互连结构的信号路径的阻抗。

10. 发明申请

WO0028340A8 ANALOG CLOCK MODULE 审中-公开
标题翻译：模拟时钟模块
公开(公告)号：WO0028340A8
公开(公告)日：2001-11-01
申请号：PCT/US9922901
申请日：1999-10-01
申请人： TERADYNE INC
发明人： GAGE ROBERT B
IPC分类号： G01R31/28 , G01R31/30 , G01R31/3167 , G01R31/319 , H03L7/18
CPC分类号： G01R31/3167 , G01R31/2841 , G01R31/30 , G01R31/3191 , G01R31/31922 , H03L7/18 , H03L7/1806
摘要： An analog clock apparatus is disclosed including a digital clock source for producing a digital waveform of a predetermined frequency and a direct-digital-synthesizer. The synthesizer has an input to receive the digital waveform and is operative to generate a resultant analog waveform. Prediction logic is coupled to the digital clock source and the synthesizer for determining the relative phase relationships between the digital waveform and the analog waveform. The prediction logic is responsive to a prediction clock having a clock frequency approximating that of said digital clock source.
摘要翻译：公开了一种模拟时钟装置，包括用于产生预定频率的数字波形的数字时钟源和直接数字合成器。合成器具有用于接收数字波形的输入，并且可操作以产生结果模拟波形。预测逻辑耦合到数字时钟源和合成器，用于确定数字波形和模拟波形之间的相对相位关系。预测逻辑响应于具有近似于所述数字时钟源的时钟频率的预测时钟。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式