专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2023280715A1 VERDAMPFUNGSQUELLE FÜR EINEN CVD-REAKTOR 审中-公开
公开(公告)号：WO2023280715A1
公开(公告)日：2023-01-12
申请号：PCT/EP2022/068288
申请日：2022-07-01
申请人： AIXTRON SE
发明人： LAUFFER, Peter Sebald
IPC分类号： C23C16/455 , C23C16/52 , C23C16/448 , C30B25/16
摘要： Die Erfindung betrifft eine Anordnung zum Bereitstellen eines Prozessgases zur Verwendung in einem CVD-Reaktor (1, 1', 1'') mit einem Eingangs-Massenflussregler (10), (11) zum Bereitstellen eines in eine Verdampfungsvorrichtung (2, 2', 2'') fließenden Trägergasflusses, der den Dampf eines in einem Behälter (4) der Verdampfungsvorrichtung (2, 2', 2'') bevorrateten Ausgangsstoffes (3) durch eine Prozessgaszuleitung (9, 9', 9'') zu dem CVD-Reaktor (1, 1', 1'') fördert, wobei ein Totaldruck in der Prozessgaszuleitung (9, 9', 9'') mit einem Druckregler (8) auf einem vorgegebenen Wert gehalten werden kann. Um den in den CVD-Reaktor einzuspeisenden Massenfluss des Ausgangsstoffs (3) in ausreichender Weise zeitlich konstant zu halten ist vorgesehen, dass der durch die Prozessgaszuleitungen (9, 9', 9'') fließende Gasstrom mit einem Massenflussregler geregelt wird und die Konzentration des Ausgangsstoffs in der Prozessgaszuleitung (9, 9', 9'') bei einem vorgegebenen Totaldruck gemessen wird.

2. 发明申请

WO2022271481A1 METHODS FOR DETERMINING SUITABILITY OF SILICON SUBSTRATES FOR EPITAXY 审中-公开
公开(公告)号：WO2022271481A1
公开(公告)日：2022-12-29
申请号：PCT/US2022/033366
申请日：2022-06-14
申请人： GLOBALWAFERS CO., LTD.
发明人： LU, Zheng , LIN, Shan-Hui , TU, Chun-Chin
IPC分类号： C30B15/20 , C30B29/06 , G01N21/21 , C30B25/16 , C30B25/20 , C30B33/02 , G01N2021/217 , G01N2021/8461 , H01L21/02381 , H01L21/02532 , H01L21/02634 , H01L21/02664 , H01L22/12
摘要： Methods for determining suitability of a silicon substrate for epitaxy and/or for determining slip resistance during epitaxy and post-epitaxy thermal treatment are disclosed. The methods involve evaluating different substrates of the epitaxial wafers by imaging the wafer by infrared depolarization. An infrared depolarization parameter is generated for each epitaxial wafer. The parameters may be compared to determine which substrates are well-suited for epitaxial and/or post-epi heat treatments.

3. 发明申请

WO2022207978A1 AN ATOMIC LAYER DEPOSITION APPARATUS 审中-公开
公开(公告)号：WO2022207978A1
公开(公告)日：2022-10-06
申请号：PCT/FI2022/050202
申请日：2022-03-29
申请人： BENEQ OY
发明人： WESSLIN, Johannes , SOININEN, Pekka , ANDERSSON, Jonas
IPC分类号： C23C16/455 , C30B25/16
摘要： The invention relates to an atomic layer deposition apparatus having a reaction chamber (1) arranged inside a vacuum chamber and a fixed gas manifold assembly (3) fixedly provided to the atomic layer deposition apparatus and arranged to supply gases from outside the vacuum chamber to the reaction chamber (1). The reaction chamber (1) is a movable reaction chamber (1) which is arranged movable relative to the vacuum chamber and relative to the fixed gas manifold assembly (3). The atomic layer deposition apparatus further comprises a connection arrangement (4) coupling the movable reaction chamber (1) to the fixed gas manifold assembly (3). The connection arrangement (4) comprises a flexible outer flange assembly (5) surrounding the fixed gas manifold assembly (3), and a first connection surface (6) connecting to a second connection surface (11) of the reaction chamber (1).

4. 发明申请

WO2022100408A1 一种多层外延减压生长方法审中-公开
公开(公告)号：WO2022100408A1
公开(公告)日：2022-05-19
申请号：PCT/CN2021/125608
申请日：2021-10-22
申请人：重庆万国半导体科技有限公司
发明人：侯龙
IPC分类号： H01L21/20 , H01L21/67 , H01L21/205 , C30B25/02 , C30B25/16
摘要：本发明公开了多层外延减压生长方法，涉及超级结型功率器件外延生长技术领域，包括如下步骤：A、减压外延生长设备的反应腔前处理；B、外延减压生长步骤；C、每重复步骤A、B 3～5次后进行一次图形刻蚀步骤；D、图形刻蚀的后处理。减压外延工艺比普通外延工艺时间减少10％以上，设备产能提升可达30％以上，本申请所指减压外延工艺对图形的保形更好，可以减少超级结型功率器件两道光刻工艺，本申请所指减压外延低温工艺使wafer的翘曲改善，更利于后续工艺。

5. 发明申请

WO2022096332A1 VERFAHREN ZUM ABSCHEIDEN EINER EPITAKTISCHEN SCHICHT AUF EINER SUBSTRATSCHEIBE 审中-公开
公开(公告)号：WO2022096332A1
公开(公告)日：2022-05-12
申请号：PCT/EP2021/079756
申请日：2021-10-27
申请人： SILTRONIC AG
发明人： STETTNER, Thomas
IPC分类号： H01L21/67 , C30B25/16
摘要： Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Substratscheibe aus einer Gasphase, umfassend das Messen einer Randgeometrie der Substratscheibe, das einem Rand der Substratscheibe in Abhängigkeit von Randpositionen einen Dickenkennwert zuweist, auch den Dickenkennwert an einer Notchposition; das Ablegen der Substratscheibe auf einer Ablagefläche einer Tasche eines Suszeptors einer Vorrichtung zum Abscheiden der epitaktischen Schicht, wobei die Ablagefläche von einer äußeren Begrenzung umgeben ist; das Erhitzen der Substratscheibe; und das Leiten von Prozessgas über die Substratscheibe; gekennzeichnet durch das Überprüfen ob der Dickenkennwert an der Notchposition um mehr als eine prozentuale Schranke vom Dickenkennwert an einer Randposition mit dem größten Dickenkennwert abweicht; das Ablegen der Substratscheibe auf der Ablagefläche derart, dass der Abstand, den die Substratscheibe zur äußeren Begrenzung der Ablagefläche hat, an der Randposition mit dem größten Dickenkennwert kleiner ist, als an den anderen Randpositionen, sofern die Abweichung größer als die prozentuale Schranke ist, oder derart, dass der Abstand, den die Substratscheibe zur äußeren Begrenzung der Ablagefläche hat, an der Notchposition kleiner ist, als an den anderen Randpositionen, sofern die Abweichung nicht größer als die prozentuale Schranke ist.

6. 发明申请

WO2021025278A1 육각형 실리콘 결정 성장 장치 및 방법 审中-公开
公开(公告)号：WO2021025278A1
公开(公告)日：2021-02-11
申请号：PCT/KR2020/007527
申请日：2020-06-10
申请人： 안형수 , 이재학
发明人： 안형수 , 이재학
IPC分类号： C30B25/16 , C30B29/06 , C30B29/40 , C30B29/60
摘要： 본 발명의 육각형 실리콘 결정 성장 장치는 반응관; 반응관 내의 일측에 배치되며, 고체 상태인 실리콘과, 알루미늄과, 갈륨을 혼합한 혼합 원료가 장착되는 혼합 원료부; 혼합 원료부에 할로겐화 반응 가스를 공급하는 할로겐화 반응 가스 공급관; 반응관 내의 타측에 배치되어, 결정 성장면이 아래쪽을 향하도록 배치되는 제1 기판이 장착되는 기판 장착부; 기판 장착부에 질화 반응 가스를 공급하는 질화 반응 가스 공급관; 및 반응관을 가열하는 가열부를 포함하고, 가열부는 반응관을 1100-1300℃의 온도 범위로 가열한다.

7. 发明申请

WO2020245419A1 METHOD FOR TEXTURING THE SURFACE OF A CRYSTALLINE SILICON LAYER AND ASSOCIATED REACTION CHAMBER 审中-公开
公开(公告)号：WO2020245419A1
公开(公告)日：2020-12-10
申请号：PCT/EP2020/065715
申请日：2020-06-05
申请人： TOTAL SE
发明人： ROCA I CABARROCAS, Pere , JOHNSON, Erik , CHEN, Wanghua
IPC分类号： H01L31/0236 , H01L21/3065 , H01L21/205 , C23C16/24 , H01L21/67 , C30B25/16 , C23C16/44 , C30B33/12 , H01J37/32 , C23C16/56 , C30B29/06
摘要： The present invention refers to a method for texturing a crystalline silicon layer (7), the said method comprising the following steps: - providing (101) a reaction chamber (1) configured for reactive plasma processing with at least one wall element covered with a material resistant to hydrogen plasma (3), - providing (102) a crystalline silicon layer (7) comprising a surface layer (7a) containing embedded inverse cones and/or inverse pyramids of amorphous silicon corresponding to epitaxial breakdown regions (7b) obtained during an epitaxial growth of the crystalline silicon layer (7) under conditions of partial epitaxial breakdown, - placing (103) the provided layer (7) in the provided reaction chamber (1), - applying (105) hydrogen plasma etching on the provided layer (7) placed in the provided reaction chamber (1) to remove at least partially the amorphous portions (7b) of the crystalline silicon layer (7) corresponding to the epitaxial breakdown regions, and thus obtaining a texturing of the crystalline silicon layer (7).

8. 发明申请

WO2020136972A1 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ审中-公开
公开(公告)号：WO2020136972A1
公开(公告)日：2020-07-02
申请号：PCT/JP2019/030720
申请日：2019-08-05
申请人：株式会社SUMCO
发明人：石橋　昌幸 , 吉田　みどり , 丸岡　大介
IPC分类号： H01L21/205 , B24B1/00 , C23C16/24 , C30B25/16 , C30B29/06 , H01L21/304
摘要：ＤＩＣ欠陥を抑制することができるシリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハを提供するために、｛１１０｝面、又は｛１１０｝面からのオフアングルが１度未満の面を主面とするシリコン単結晶ウェーハの前記主面に、エピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法において、前記シリコン単結晶ウェーハの温度を１１４０℃～１１６５℃とし、０．５μｍ／分～１．７μｍ／分の成長速度で前記エピタキシャル層を気相成長させる。

9. 发明申请

WO2019197433A1 NUKLEATIONSSCHICHT-ABSCHEIDEVERFAHREN 审中-公开
公开(公告)号：WO2019197433A1
公开(公告)日：2019-10-17
申请号：PCT/EP2019/059010
申请日：2019-04-10
申请人： AIXTRON SE
发明人： MAUDER, Christof Martin
IPC分类号： C30B25/16 , C30B25/18 , C30B29/40 , H01L21/00 , C23C16/00
摘要： Die Erfindung betrifft ein Verfahren zum Abscheiden einer aus Elementen der III- und V-Hauptgruppe bestehenden Nukleationsschicht (3) unmittelbar auf die Oberfläche (2) eines Substrates (1) aus einem Element der IV-Hauptgruppe, wobei zusammen mit einem das Element der III-Hauptgruppe enthaltenden ersten gasförmigen Ausgangsstoffs ein das Element der V-Hauptgruppe enthaltender zweiter gasförmiger Ausgangsstoff bei einer Prozesstemperatur von größer 500°C in eine das Substrat (1) enthaltende Prozesskammer (8) gebracht wird. Wesentlich ist, dass zumindest zu Beginn der Abscheidens zusammen mit dem ersten und zweiten gasförmigen Ausgangsstoff ein dritter, ein Element der IV-Hauptgruppe enthaltender gasförmiger Ausgangsstoff in die Prozesskammer (8) eingespeist wird, der in dem abgeschiedenen III-V-Kristall eine ndotierende Wirkung entfaltet, wobei ein Dämpfungsrückgang bei einer Dotierstoffkonzentration von 18 cm- 1 erreicht wird.

10. 发明申请

WO2018123534A1 ｐ型ＳｉＣエピタキシャルウェハ及びその製造方法审中-公开
公开(公告)号：WO2018123534A1
公开(公告)日：2018-07-05
申请号：PCT/JP2017/044335
申请日：2017-12-11
申请人：昭和電工株式会社
发明人：石橋　直人 , 深田　啓介 , 坂東　章
IPC分类号： H01L21/205 , C23C16/42 , C30B25/16 , C30B29/36 , H01L21/20
摘要：原料ガスにおけるＣ元素とＳｉ元素との比率である投入原料Ｃ／Ｓｉ比を設定する工程と、前記原料ガスと、分子内にＣｌを含むＣｌ系ガスと、分子内にＡｌとＣとを含むドーパントガスと、が存在する成膜雰囲気下で基板上にｐ型のＳｉＣエピタキシャル膜を成膜して、Ａｌのドーパント濃度が１×１０１８ｃｍ－３以上であるｐ型ＳｉＣエピタキシャルウェハを得る工程を有し、前記投入原料Ｃ／Ｓｉ比は、前記ドーパントガスに含まれるＣ元素を含む成膜雰囲気におけるＣ元素とＳｉ元素の比率である全ガスＣ／Ｓｉ比を基に設定し、前記投入原料Ｃ／Ｓｉ比と前記全ガスＣ／Ｓｉ比が異なり、前記投入原料Ｃ／Ｓｉ比が０．８以下である、ｐ型ＳｉＣエピタキシャルウェハの製造方法を提供する。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式