专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2005039056A1 Ｄ／Ａ変換回路及びＡ／Ｄ変換回路审中-公开
标题翻译： D / A转换电路和A / D转换电路
公开(公告)号：WO2005039056A1
公开(公告)日：2005-04-28
申请号：PCT/JP2003/013401
申请日：2003-10-21
申请人：富士通株式会社 , 清水義明 , 鈴木久雄 , 伊藤健児 , 木島雅史
发明人：清水義明 , 鈴木久雄 , 伊藤健児 , 木島雅史
IPC分类号： H03M1/76
CPC分类号： H03M1/0675 , H03M1/08 , H03M1/165 , H03M1/168 , H03M1/366 , H03M1/42 , H03M1/765
摘要：Ｄ／Ａ変換を高速に行うＤ／Ａ変換回路。Ｄ／Ａ変換回路（２１）は、低電位電源（ＶＲＬ）と高電位電源（ＶＲＨ）との間に直列に接続された複数の抵抗素子（Ｒ０～Ｒ１５）からなる抵抗ストリングを備える。各抵抗素子（Ｒ０～Ｒ１５）間の接続点には、該各接続点の電圧（Ｖ０～Ｖ１５）を選択的に出力するための複数の第１のスイッチ群（ＳＷ０～ＳＷ１５）が接続されている。各第１のスイッチ群の出力が対応するノード（Ｎ０～Ｎ３）に共通に接続されている。複数のノードは第２のスイッチ群（ＳＷＡ１～ＳＷＤ１）を介してＤ／Ａ変換回路（２１）の出力端子（ＯＵＴ）に接続されている。各ノード（Ｎ０～Ｎ３）に電圧（Ｖ１，Ｖ５，Ｖ９，Ｖ１３）をそれぞれ印加するために、各第１のスイッチ群の所定のスイッチ（ＳＷ１，ＳＷ５，ＳＷ９，ＳＷ１３）には第３のスイッチ（ＳＷＡ２～ＳＷＤ２）が並列に接続されている。
摘要翻译： D / A转换电路以高速执行D / A转换。 D / A转换电路（21）包括串联连接在低电位电源（VRL）和高电位电源（VRH）之间的多个电阻元件（R0〜R15）构成的电阻串。在电阻元件（R0〜R15）的连接点，连接有第一开关组（SW0〜SW15），用于选择性地输出各连接点的电压（V0〜V15）。第一交换机组的输出通常连接到相应的节点（N0到N3）。多个节点经由第二开关组（SWA1至SWD1）连接到D / A转换电路（21）的输出端（OUT）。为了向各节点（N0〜N3）施加电压（V1，V5，V9，V13），第三开关（SWA2〜SWD2）与第一开关（SW2〜SW3）的预定开关（SW1，SW5，SW9，SW13）开关组。

2. 发明申请

WO2010023492A2 ANALOG TO DIGITAL CONVERTER 审中-公开
标题翻译：模拟数字转换器
公开(公告)号：WO2010023492A2
公开(公告)日：2010-03-04
申请号：PCT/GB2009051101
申请日：2009-09-01
申请人： ANALOGIES S A , BARTON RUSSELL , PETRELLIS NIKOLAOS , BIRBAS MICHAEL , KIKIDIS JOHN
发明人： PETRELLIS NIKOLAOS , BIRBAS MICHAEL , KIKIDIS JOHN
IPC分类号： H03M1/42 , H03M1/14
CPC分类号： H03M1/368 , H03M1/146 , H03M1/164 , H03M1/366 , H03M1/42
摘要： An analog to digital converter for converting an initial analog signal into a digital signal comprising at least one electronic module with an input, a first output, and a second output, which module generates from an analog input signal: a first output signal, which first output signal in terms of multiples of a predetermined amount of current or voltage, such as 1uA or 1mV, is substantially equal to the integer quotient of division of the input signal by a number or comprises a plurality of signals which if combined are substantially equal to the integer quotient of division of the input signal in terms of multiples of a predetermined amount of current or voltage, and a second output signal which in terms of multiples of a predetermined amount of current or voltage, such as 1uA or 1mV, is substantially equal to the remainder of the division, the analog to digital converter also comprising a further analog to digital converter for converting the second output signal into a digital signal, wherein the further analog to digital converter is connected the at least one module and the module is configured so that in use when the analog input signal connects through the input the first output signal connects through the first output, and the second output signal connects through the second output into the further analog to digital converter.
摘要翻译：一种用于将初始模拟信号转换为数字信号的模数转换器，包括具有输入端，第一输出端和第二输出端的至少一个电子模块，该模块根据模拟输入信号产生：第一输出信号，其第一输出信号以预定量的电流或电压（诸如1uA或1mV）的倍数表示的输出信号基本上等于输入信号除以数的整数商或包括多个信号，如果组合的信号基本上等于输入信号以预定量的电流或电压的倍数表示的整数商与以诸如1uA或1mV的预定量的电流或电压的倍数表示的第二输出信号基本相等到除法器的其余部分，模数转换器还包括用于将第二输出信号转换成数字信号的另一模数转换器其中所述另一模数转换器连接到所述至少一个模块并且所述模块被配置为使得在所述模拟输入信号通过所述输入连接时所述第一输出信号通过所述第一输出连接并且所述第二输出信号连接通过第二个输出进入另一个模数转换器。

3. 发明申请

WO2004038922A3 ADVANCED DIGITAL ANTENNA MODULE 审中-公开
标题翻译：高级数字天线模块
公开(公告)号：WO2004038922A3
公开(公告)日：2004-07-29
申请号：PCT/US0333748
申请日：2003-10-23
申请人： RAYTHEON CO
发明人： MEYERS CLIFFORD W , LINDER LLOYD F
IPC分类号： H03M1/36
CPC分类号： H03M1/366
摘要： An Advanced Digital Antenna Module (ADAM) for receiving and exciting electromagnetic signals. The ADAM ASIC integrates a complete receiver/exciter function on a monolithic SiGe device, enabling direct digital-to-RF (Radio Frequency) and RF-to-digital transformations. The invention includes an improved analog-to-digital converter (ADC) (10) with a novel active offset method for comparators. The novel ADC architecture (10) includes a first circuit (12, 14) for receiving an input signal; a second circuit (18) for setting a predetermined number of thresholds using a predetermined number of preamplifiers (60) with weighted unit current sources (66) in each of the preamplifier outputs; and a third circuit (20) for comparing the input to the thresholds. In the preferred embodiment, the ADC (10) includes trimmable current sources (66). The ADC (10) of the present invention also includes an improved comparator circuit (62). The novel comparator (62) includes split load resistors, pairs R25 (active mode) and R26 and pairs R24 (active mode) and R49, to increase the acquisition time and reduce the regeneration time constant, emitter follower buffers Q85 and Q87 on the latch pair transistors Q61 and Q62 to reduce the capacitive loading on the regeneration node, and cascode transistors Q64 and Q119 coupled to the load resistors to eliminate the output loading effects from the regeneration node. In the preferred embodiment, the invention also includes a novel DDS/DAC architecture (200) with digitally trimmed unary currents and a novel sine lookup and decoder design which overcomes the conventional dynamic range limitations at high conversion rates.
摘要翻译：高级数字天线模块（ADAM），用于接收和激励电磁信号。 ADAM ASIC在单片SiGe器件上集成了完整的接收器/激励器功能，可实现数字至RF（射频）和RF至数字的直接转换。本发明包括具有用于比较器的新型有源偏移方法的改进的模数转换器（ADC）（10）。该新型ADC架构（10）包括用于接收输入信号的第一电路（12,14）第二电路（18），用于使用预定数量的前置放大器（60）设置预定数量的阈值，所述前置放大器（60）在每个前置放大器输出中具有加权的单位电流源（66）和第三电路（20），用于将输入与阈值进行比较。在优选实施例中，ADC（10）包括可调电流源（66）。本发明的ADC（10）还包括改进的比较器电路（62）。新型比较器（62）包括分离负载电阻R25（有源模式）和R26和R24（有源模式）和R49对，以增加采集时间并缩短再生时间常数，锁存器上的射极跟随器缓冲器Q85和Q87 双晶体管Q61和Q62以降低再生节点上的电容负载，以及耦合到负载电阻器的共源共栅晶体管Q64和Q119以消除来自再生节点的输出负载影响。在优选实施例中，本发明还包括具有数字调整的一元电流的新型DDS / DAC架构（200）以及克服了高转换速率下的常规动态范围限制的新颖的正弦查找和解码器设计。

4. 发明申请

WO2004038922A2 ADVANCED DIGITAL ANTENNA MODULE 审中-公开
标题翻译：高级数字天线模块
公开(公告)号：WO2004038922A2
公开(公告)日：2004-05-06
申请号：PCT/US2003/033748
申请日：2003-10-23
申请人： RAYTHEON COMPANY
发明人： MEYERS, Clifford, W. , LINDER, Lloyd, F.
IPC分类号： H03M1/36
CPC分类号： H03M1/366
摘要： An Advanced Digital Antenna Module (ADAM) for receiving and exciting electromagnetic signals. The ADAM ASIC integrates a complete receiver/exciter function on a monolithic SiGe device, enabling direct digital-to-RF (Radio Frequency) and RF-to-digital transformations. The invention includes an improved analog-to-digital converter (ADC) (10) with a novel active offset method for comparators. The novel ADC architecture (10) includes a first circuit (12, 14) for receiving an input signal; a second circuit (18) for setting a predetermined number of thresholds using a predetermined number of preamplifiers (60) with weighted unit current sources (66) in each of the preamplifier outputs; and a third circuit (20) for comparing the input to the thresholds. In the preferred embodiment, the ADC (10) includes trimmable current sources (66). The ADC (10) of the present invention also includes an improved comparator circuit (62). The novel comparator (62) includes split load resistors, pairs R25 (active mode) and R26 and pairs R24 (active mode) and R49, to increase the acquisition time and reduce the regeneration time constant, emitter follower buffers Q85 and Q87 on the latch pair transistors Q61 and Q62 to reduce the capacitive loading on the regeneration node, and cascode transistors Q64 and Q119 coupled to the load resistors to eliminate the output loading effects from the regeneration node. In the preferred embodiment, the invention also includes a novel DDS/DAC architecture (200) with digitally trimmed unary currents and a novel sine lookup and decoder design which overcomes the conventional dynamic range limitations at high conversion rates.
摘要翻译：一种用于接收和激励电磁信号的高级数字天线模块（ADAM）。 ADAM ASIC在单片SiGe器件上集成了完整的接收器/激励器功能，实现了直接的数字到RF（射频）和RF到数字转换。本发明包括具有用于比较器的新颖的主动偏移方法的改进的模数转换器（ADC）（10）。新颖的ADC架构（10）包括用于接收输入信号的第一电路（12,14）第二电路（18），用于使用每个前置放大器输出中的加权单位电流源（66），使用预定数量的前置放大器（60）来设定预定数量的阈值; 以及用于将输入与阈值进行比较的第三电路（20）。在优选实施例中，ADC（10）包括可调整电流源（66）。本发明的ADC（10）还包括改进的比较器电路（62）。新型比较器（62）包括分压负载电阻，对R25（有源模式）和R26以及对R24（有功模式）和R49，以增加采集时间并减少再生时间常数，锁存器上的射极跟随器缓冲器Q85和Q87 对晶体管Q61和Q62以减少再生节点上的电容负载，以及耦合到负载电阻器的共源共栅晶体管Q64和Q119，以消除来自再生节点的输出负载效应。在优选实施例中，本发明还包括具有数字修整的单电流的新型DDS / DAC架构（200）和克服在高转换速率下的常规动态范围限制的新颖的正弦查找和解码器设计。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式