专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO1983002346A1 A TIME MULTIPLEXED N-ORDERED DIGITAL FILTER 审中-公开
标题翻译：一个时间多重的N-Order数字滤波器
公开(公告)号：WO1983002346A1
公开(公告)日：1983-07-07
申请号：PCT/US1982001484
申请日：1982-10-18
申请人： MOTOROLA, INC.
发明人： MOTOROLA, INC. , WILLIAMS, Tim, A.
IPC分类号： G06F15/31
CPC分类号： H03H17/0285 , G10L19/06 , G10L19/16
摘要： Un filtre numérique d'ordre n (64) présente la forme d'une structure en treillis à Autocorrélation partielle (PARCOR) possédant deux multiplicateurs (88 et 102) et deux additionneurs (90 et 110). Le multiplexage temporel élimine l'utilisation de multiplicateur et d'additionneur individuels pour chaque ordre du filtre. La synthèse vocale d'un signal d'entrée numérique variable dans le temps est obtenue en exécutant n étages d'opérations d'équations différentielles de Codage Prédictif Linéaire (LPC) où n est un nombre entier. Des organes de retard (86, 94, 96 et 98) et des registres de stockage (70, 72, 74 et 76) réduisent au minimum le nombre de circuits de commande et la taille des circuits pour le calcul des équations différentielles jusqu'à un ordre énième.

2. 发明申请

WO2012052807A1 FILTERING DISCRETE TIME SIGNALS USING A NOTCH FILTER 审中-公开
标题翻译：使用缺口过滤器过滤离散时间信号
公开(公告)号：WO2012052807A1
公开(公告)日：2012-04-26
申请号：PCT/IB2010/055584
申请日：2010-12-04
申请人： INDIAN INSTITUTE OF SCIENCE , YEDLAPALLI, Satya, Sudhakar , HARI, Kuchibhotla, Venkata, Subrahmanya
发明人： YEDLAPALLI, Satya, Sudhakar , HARI, Kuchibhotla, Venkata, Subrahmanya
IPC分类号： H03H17/02
CPC分类号： H03H17/025 , G01S1/76 , G01S3/805 , H03H17/0285 , H03H2017/0298 , H03H2218/04
摘要： Various techniques are generally described for digital signal processing (DSP) such as discrete time filters. In some examples, a Canonic Filter Module (CFM) can be used to configure the discrete time filter using an LSF-Model with a finite length sequence. A single CFM can be configured to provide any type of discrete time filter used in signal processing. Filters can be modeled as a set of interconnected notch filters, a lattice structure of a discrete time filter is generally described that is based on a LSF-Model.
摘要翻译：通常描述用于诸如离散时间滤波器的数字信号处理（DSP）的各种技术。在一些示例中，可以使用Canonic Filter Module（CFM）来配置具有有限长度序列的LSF-Model的离散时间过滤器。单个CFM可以配置为提供用于信号处理的任何类型的离散时间滤波器。滤波器可以被建模为一组互连的陷波滤波器，通常描述基于LSF模型的离散时间滤波器的格子结构。

3. 发明申请

WO01056167A2 A MULTIPLIERLESS INTERPOLATOR FOR A DELTA-SIGMA DIGITAL TO ANALOG CONVERTER 审中-公开
标题翻译：用于三角形数字转换器的多功能插补器
公开(公告)号：WO01056167A2
公开(公告)日：2001-08-02
申请号：PCT/US2001/002744
申请日：2001-01-26
IPC分类号： H03H17/02 , H03H17/04 , H03H17/06 , H03M3/00
CPC分类号： H03H17/0225 , H03H17/0279 , H03H17/0285 , H03H17/0416 , H03H17/0444
摘要： A simplified algorithm for digital signal interpolation and a novel architecture to implement the algorithm in an integrated circuit ("IC") with significant space constraints are presented. According to the embodiments of the present invention, the interpolator is divided into two parts. The first part of the interpolator increases the sample rate by a factor of two and smoothes the signal using a half-band Infinite Impulse Response ("IIR") filter. The second part of the interpolator increases the sample rate of the signal by a factor of thirty-two using a zero-order-hold ("ZOH") circuit. In one embodiment, the half-band IIR filter is implemented using an all-pass lattice structure to minimize quantization effects. The lattice coefficients are chosen such that the structure can achieve all filter design requirements, yet is capable of being implemented with a small number of shifters and adders, and no multipliers.
摘要翻译：提出了一种用于数字信号插值的简化算法和一种在具有显着空间约束的集成电路（“IC”）中实现该算法的新型架构。根据本发明的实施例，内插器被分成两部分。插值器的第一部分将采样率提高一倍，并使用半带无限脉冲响应（“IIR”）滤波器对信号进行平滑。内插器的第二部分使用零级保持（“ZOH”）电路将信号的采样率增加了三十二倍。在一个实施例中，使用全通格格结构来实现半带IIR滤波器以使量化效应最小化。选择晶格系数使得该结构可以实现所有滤波器设计要求，但是能够用少量的移位器和加法器实现，并且不需要乘法器。

4. 发明申请

WO2004023075A1 METHODS AND APPARATUS FOR GENERATING A SINUSOIDAL MOTOR DRIVE SIGNAL FOR A MEMS GYROSCOPE 审中-公开
标题翻译：用于生成MEMS陀螺仪的SINUSOIDAL电机驱动信号的方法和装置
公开(公告)号：WO2004023075A1
公开(公告)日：2004-03-18
申请号：PCT/US2003/028358
申请日：2003-09-08
申请人： HONEYWELL INTERNATIONAL INC.
发明人： WHITE, Stanley, A.
IPC分类号： G01C19/56
CPC分类号： H03H17/0444 , G01C19/56 , H03H17/0285 , H03H17/0294 , H03H17/0416 , Y10T74/12 , Y10T74/1225 , Y10T74/1229 , Y10T74/1257 , Y10T74/1275 , Y10T74/1282
摘要： An apparatus is described which reduces a time delay and a resultant phase shift in a gyroscope motor drive signal (90). The motor drive signal originates from a numerically controlled oscillator (32) whose output (60) is sampled at a predetermined rate. The apparatus includes a first element (108) which upsamples the oscillator output signal samples and a band pass filter (100) configured to receive an output from the first element and remove spectral components from the output of the first element. The apparatus further includes a third element (102) which generates a tuning parameter, β'0 (166), for tuning of the band pass filter and a scaling multiplier (112) configured to normalize an output of the filter.
摘要翻译：描述了减少陀螺仪电机驱动信号（90）中的时间延迟和结果相移的装置。电动机驱动信号源自以数量控制的振荡器（32），其输出（60）以预定速率被采样。该装置包括对振荡器输出信号采样进行上采样的第一元件（108）和被配置为接收来自第一元件的输出并从第一元件的输出去除频谱分量的带通滤波器（100）。该装置还包括产生用于调整带通滤波器的调谐参数β'0（166）的第三元件（102）和被配置为使滤波器的输出归一化的缩放乘数器（112）。

5. 发明申请

WO0156167A3 A MULTIPLIERLESS INTERPOLATOR FOR A DELTA-SIGMA DIGITAL TO ANALOG CONVERTER 审中-公开
标题翻译：用于三角形数字转换器的多功能插补器
公开(公告)号：WO0156167A3
公开(公告)日：2002-03-14
申请号：PCT/US0102744
申请日：2001-01-26
申请人： SONIC INNOVATIONS INC
发明人： WILSON GERALD , GREEN ROBERT S
IPC分类号： H03H17/02 , H03H17/04 , H03H17/06
CPC分类号： H03H17/0225 , H03H17/0279 , H03H17/0285 , H03H17/0416 , H03H17/0444
摘要： A simplified algorithm for digital signal interpolation and a novel architecture to implement the algorithm in an integrated circuit ("IC") with significant space constraints are presented. According to the embodiments of the present invention, the interpolator is divided into two parts. The first part of the interpolator increases the sample rate by a factor of two and smoothes the signal using a half-band Infinite Impulse Response ("IIR") filter. The second part of the interpolator increases the sample rate of the signal by a factor of thirty-two using a zero-order-hold ("ZOH") circuit. In one embodiment, the half-band IIR filter is implemented using an all-pass lattice structure to minimize quantization effects. The lattice coefficients are chosen such that the structure can achieve all filter design requirements, yet is capable of being implemented with a small number of shifters and adders, and no multipliers.
摘要翻译：提出了一种用于数字信号插值的简化算法和一种在具有显着空间约束的集成电路（“IC”）中实现该算法的新型架构。根据本发明的实施例，内插器被分成两部分。插值器的第一部分将采样率提高一倍，并使用半带无限脉冲响应（“IIR”）滤波器对信号进行平滑。内插器的第二部分使用零级保持（“ZOH”）电路将信号的采样率增加了三十二倍。在一个实施例中，使用全通格格结构来实现半带IIR滤波器以使量化效应最小化。选择晶格系数使得该结构可以实现所有滤波器设计要求，但是能够用少量的移位器和加法器实现，并且不需要乘法器。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式