专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2005114707A3 MATERIALS SUITABLE FOR SHALLOW TRENCH ISOLATION 审中-公开
标题翻译：适用于浅层分离的材料
公开(公告)号：WO2005114707A3
公开(公告)日：2006-01-26
申请号：PCT/US2005013497
申请日：2005-04-20
申请人： HONEYWELL INT INC , JIN LEI , NAMAN ANANTH , LU VICTOR
发明人： JIN LEI , NAMAN ANANTH , LU VICTOR
IPC分类号： C23C18/12 , H01L21/00 , H01L21/316 , H01L21/76 , H01L21/762
CPC分类号： C23C18/122 , C23C18/06 , C23C18/1212 , C23C18/1254 , C23C18/1283 , H01L21/316 , H01L21/76227
摘要： The invention relates to semiconductor device fabrication and more specifically to a method and material for forming of shallow trench isolation structures in integrated circuits. A silica dielectric film is formed by preparing a composition comprising a silicon containing pre-polymer, optionally water, and optionally a metal-ion-free catalyst selected from the group consisting of onium compounds and nucleophiles. The substrate is then coated with the composition to form a film. The film is then crosslinked to produce a gelled film. The gelled film is then heated at a temperature of from about 750 °C to about 1000 °C for a duration effective to remove substantially all organic moieties and to produce a substantially crack-free silica dielectric film.
摘要翻译：本发明涉及半导体器件制造，更具体地涉及用于在集成电路中形成浅沟槽隔离结构的方法和材料。通过制备包含含硅预聚物，任选的水和任选的选自鎓化合物和亲核试剂的金属离子的催化剂的组合物来形成二氧化硅介电膜。然后用该组合物涂覆基材以形成膜。然后将膜交联以产生凝胶膜。然后将凝胶膜在约750℃至约1000℃的温度下加热持续有效的时间以去除基本上所有的有机部分并产生基本上无裂纹的二氧化硅介电膜。

2. 发明申请

WO2005031810A3 FORMATION OF A SILICON GERMANIUM-ON-INSULATOR STRUCTURE BY OXIDATION OF A BURIED POROUS SILICON LAYER 审中-公开
标题翻译：通过氧化多孔硅层形成硅绝缘体结构
公开(公告)号：WO2005031810A3
公开(公告)日：2005-06-23
申请号：PCT/US2004029378
申请日：2004-09-10
申请人： IBM , BEDELL STEPHEN W , CHOE KWANG SU , FOGEL KEITH F , SADANA DEVENDRA K
发明人： BEDELL STEPHEN W , CHOE KWANG SU , FOGEL KEITH F , SADANA DEVENDRA K
IPC分类号： C22F1/10 , H01L21/20 , H01L21/762
CPC分类号： H01L21/76227 , C22F1/10 , H01L21/02378 , H01L21/02381 , H01L21/0245 , H01L21/02532 , H01L21/02667 , H01L21/76245 , H01L29/78603
摘要： A simple and direct method of forming a SiGe-on-insulator that relies on the oxidation of a porous silicon layer (or region) that is created beneath a Ge-containing layer is provided. The method includes the steps of providing a structure comprising a Si-containing substrate having a hole-rich region formed therein and a Ge-containing layer atop the Si-containing substrate; converting the hole-rich region into a porous region; and annealing the structure including the porous region to provide a substantially relaxed SiGe-on-insulator material.
摘要翻译：提供一种形成依赖于在含Ge层下形成的多孔硅层（或区域）的氧化的绝缘体上硅的简单且直接的方法。该方法包括以下步骤：提供包括其中形成有富空穴的含Si衬底和含Si衬底顶部的含Ge层的结构; 将富含孔的区域转化为多孔区域; 并退火包括多孔区域的结构，以提供基本上松弛的绝缘体上的SiGe。

3. 发明申请

WO2005031810A2 FORMULATION OF A SILICON GERMANIUM-ON INSULATOR STRUCTURE BY OXIDATION OF A BURIED POROUS SILICON LAYER 审中-公开
标题翻译：通过氧化多孔硅层制备硅锗绝缘体结构
公开(公告)号：WO2005031810A2
公开(公告)日：2005-04-07
申请号：PCT/US2004/029378
申请日：2004-09-10
申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION , BEDELL, Stephen, W. , CHOE, Kwang, Su , FOGEL, Keith, F. , SADANA, Devendra, K.
发明人： BEDELL, Stephen, W. , CHOE, Kwang, Su , FOGEL, Keith, F. , SADANA, Devendra, K.
IPC分类号： H01L21/00
CPC分类号： H01L21/76227 , C22F1/10 , H01L21/02378 , H01L21/02381 , H01L21/0245 , H01L21/02532 , H01L21/02667 , H01L21/76245 , H01L29/78603
摘要： A simple and direct method of forming a SiGe-on-insulator that relies on the oxidation of a porous silicon layer (or region) that is created beneath a Ge-containing layer is provided. The method includes the steps of providing a structure comprising a Si-containing substrate having a hole-rich region formed therein and a Ge-containing layer atop the Si-containing substrate; converting the hole-rich region into a porous region; and annealing the structure including the porous region to provide a substantially relaxed SiGe-on-insulator material.
摘要翻译：提供一种形成依赖于在含Ge层下形成的多孔硅层（或区域）的氧化的绝缘体上硅的简单且直接的方法。该方法包括以下步骤：提供包括其中形成有富空穴的含Si衬底和含Si衬底顶部的含Ge层的结构; 将富含孔的区域转化为多孔区域; 并退火包括多孔区域的结构，以提供基本上松弛的绝缘体上的SiGe。

4. 发明申请

WO2007083654A8 PROCESS FOR PRODUCING SILICEOUS FILM AND SUBSTRATE WITH SILICEOUS FILM PRODUCED THEREBY 审中-公开
标题翻译：生产硅胶薄膜的过程和生产的硅胶薄膜
公开(公告)号：WO2007083654A8
公开(公告)日：2008-03-27
申请号：PCT/JP2007050577
申请日：2007-01-17
申请人： AZ ELECTRONIC MATERIALS JAPAN , AZ ELECTRONIC MATERIALS USA , ISHIKAWA TOMONORI , NAKAGUMA TERUNO
发明人： ISHIKAWA TOMONORI , NAKAGUMA TERUNO
IPC分类号： H01L21/316 , C23C16/40 , H01L21/76
CPC分类号： H01L21/76227 , C23C16/56 , H01L21/02164 , H01L21/02222 , H01L21/02282 , H01L21/02304 , H01L21/02337 , H01L21/3125 , H01L21/316
摘要： A process for producing a siliceous film with quality uniform irrespective of locality or groove interior or exterior wherein in the groove interior there is no void or crack. This substrate with siliceous film can be produced by first forming an insulating film of high hydrogen content on the surface of an uneven silicon substrate, subsequently coating the substrate with a composition containing a polysilazane compound and thereafter heating the coating product to thereby convert the polysilazane compound into a silicon dioxide film.
摘要翻译：不分局部或凹槽内部或外部制造质量均匀的硅质膜的方法，其中在凹槽内部不存在空隙或裂纹。可以通过在不均匀的硅衬底的表面上首先形成高含氢量的绝缘膜，随后用含有聚硅氮烷化合物的组合物涂覆基板，然后加热涂层产物，从而将聚硅氮烷化合物成二氧化硅膜。

5. 发明申请

WO2007083654A1 シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板审中-公开
标题翻译：生产硅胶薄膜和生产硅胶薄膜的工艺
公开(公告)号：WO2007083654A1
公开(公告)日：2007-07-26
申请号：PCT/JP2007/050577
申请日：2007-01-17
申请人： AZエレクトロニックマテリアルズ株式会社 , 石川智規 , 中熊映乃
发明人：石川智規 , 中熊映乃
IPC分类号： H01L21/316 , C23C16/40 , H01L21/76
CPC分类号： H01L21/76227 , C23C16/56 , H01L21/02164 , H01L21/02222 , H01L21/02282 , H01L21/02304 , H01L21/02337 , H01L21/3125 , H01L21/316
摘要：　本発明は、シリカ質膜の膜質が場所や溝の内外を問わず均一であり、溝の内部にボイドやクラックがないシリカ質膜の製造法の提供を目的とする。このようなシリカ質膜付き基板は、凹凸を有するシリコン基板の表面上に、水素含有率の高い絶縁膜を形成させてから、前記基板にポリシラザン化合物を含んでなる組成物を塗布し、加熱処理してポリシラザン化合物を二酸化シリコン膜に転化させることにより製造することができる。
摘要翻译：不分局部或凹槽内部或外部，制造质量均匀的硅质膜的方法，其中在凹槽内部不存在空隙或裂纹。可以通过在不均匀的硅衬底的表面上首先形成具有高氢含量的绝缘膜，随后用含有聚硅氮烷化合物的组合物涂覆基板，然后加热涂层产物，从而将聚硅氮烷化合物成二氧化硅膜。

6. 发明申请

WO2005114707A2 MATERIALS SUITABLE FOR SHALLOW TRENCH ISOLATION 审中-公开
标题翻译：适用于浅层分离的材料
公开(公告)号：WO2005114707A2
公开(公告)日：2005-12-01
申请号：PCT/US2005/013497
申请日：2005-04-20
申请人： HONEYWELL INTERNATIONAL INC. , JIN, Lei , NAMAN, Ananth , LU, Victor
发明人： JIN, Lei , NAMAN, Ananth , LU, Victor
IPC分类号： H01L21/00
CPC分类号： H01L21/02211 , C23C18/06 , C23C18/1212 , C23C18/122 , C23C18/1254 , C23C18/1283 , H01L21/02318 , H01L21/316 , H01L21/76227
摘要： The invention relates to semiconductor device fabrication and more specifically to a method and material for forming of shallow trench isolation structures in integrated circuits. A silica dielectric film is formed by preparing a composition comprising a silicon containing pre-polymer, optionally water, and optionally a metal-ion-free catalyst selected from the group consisting of onium compounds and nucleophiles. The substrate is then coated with the composition to form a film. The film is then crosslinked to produce a gelled film. The gelled film is then heated at a temperature of from about 750 °C to about 1000 °C for a duration effective to remove substantially all organic moieties and to produce a substantially crack-free silica dielectric film.
摘要翻译：本发明涉及半导体器件制造，更具体地涉及用于在集成电路中形成浅沟槽隔离结构的方法和材料。通过制备包含含硅预聚物，任选的水和任选的选自鎓化合物和亲核试剂的金属离子的催化剂的组合物来形成二氧化硅介电膜。然后用该组合物涂覆基材以形成膜。然后将膜交联以产生凝胶膜。然后将凝胶膜在约750℃至约1000℃的温度下加热持续有效的时间以去除基本上所有的有机部分并产生基本上无裂纹的二氧化硅介电膜。

7. 发明申请

WO2005076344A1 VERFÜLLUNG VON ISOLATIONSGRÄBEN UNTER NUTZUNG VON CMOS-STANDARDPROZESSEN ZUR REALISIERUNG DIELEKTRISCH ISOLIERTER GEBIETE AUF EINER SOI SCHEIBE 审中-公开
标题翻译：隔离沟槽与使用标准CMOS灌装流程，实现介质隔离区上的磁盘SOI
公开(公告)号：WO2005076344A1
公开(公告)日：2005-08-18
申请号：PCT/DE2005/000197
申请日：2005-02-05
申请人： X-FAB SEMICONDUCTOR FOUNDRIES AG , FREYWALD, Karlheinz
发明人： FREYWALD, Karlheinz
IPC分类号： H01L21/762
CPC分类号： H01L21/76224 , H01L21/76227 , H01L21/764
摘要： Das Verfahren dient der dielektrischen Trennung von Gebieten unterschiedlicher Potentiale von Bauelementstrukturen unter Ausbildung eines durch die Isolatorfüllung des Trenngrabens innerhalb desselben gebildeten Hohlraums (11) mit einem hermetisch dichten Verschluss des Hohlraums unterhalb des Nivaus der Halbleiterscheibenoberfläche (4b, 3a, 3b) und eine an die Füllung des Grabens mit dem Hohlraum (11) anschliessender Planarisierung. Mit einer nach der Herstellung des Grabens nachfolgenden Reihe von CMOS-Verfahrensschritten. In Richtung zu den oberen Grabenkanten hin sich verdickende SiO 2 -Schichten (7, 7", 7a) werden mit einem ersten CVD-Verfahren hergestellt, einer anschliessenden vollständigen Entfernung der SiO 2 -Schichtabschnitte im oberen Grabenbereich bis in eine definierte Tiefe, um einen späteren Verschlusspunkt (12) des Hohlraums (11) zu bestimmen. Es folgt ein Schliessen des Hohlraums (11). Ein Auffüllen des Grabens durch Abscheidung einer zweiten SiO 2 -Schicht (10) mit einem Niederdruck-CVD-Verfahren erfolgt so weit, dass eine Spitze einer Einkerbung (13) der zweiten Oxidschicht über dem Niveau der Oberfläche (4b, 3a, 3b) zu liegen kommt. Ein späteres Planarisieren öffnet den Hohlraum nicht mehr.
摘要翻译：该方法被用于的器件结构的不同电位的区域的介电分离以形成通过相同的形成的空腔（11）与所述Nivaus下方的空腔中的半导体晶片表面的气密密封的封闭件内的隔离沟槽的绝缘填充（图4b，图3a，3b）和所述填充与所述空腔（11）随后的平坦化所述沟槽。其次是生产系列CMOS工艺步骤后的沟槽。朝向上缘墓自己增稠的SiO 2层（7，7”，7a）的与第一CVD法制造，在上严重的随后完全除去SiO 2层部分的范围达到了限定的深度到稍后闭合点以确定（12）的空腔（11）的，它后面是空腔（11）的闭合。一个填充通过沉积具有低压力CVD法的第二SiO 2层（10）的沟槽中进行的范围内，的一个峰表面的水平上方的第二氧化物层的凹口（13）（图4B中，图3a，3b）到达位于。后来的平面化不打开腔。

8. 发明申请

WO2016119480A1 沟槽隔离结构的制备方法审中-公开
公开(公告)号：WO2016119480A1
公开(公告)日：2016-08-04
申请号：PCT/CN2015/090507
申请日：2015-09-24
申请人：无锡华润上华半导体有限公司
发明人：宋华 , 王蛟 , 杨欢
IPC分类号： H01L21/762
CPC分类号： H01L21/76202 , H01L21/762 , H01L21/76205 , H01L21/76224 , H01L21/76227 , H01L21/76264 , H01L21/76286 , H01L21/763 , H01L21/823481
摘要：一种沟槽隔离结构的制备方法，包括以下步骤：提供衬底；在衬底上形成氧化层；在氧化层表面依次生成氧化阻挡层以及正硅酸乙酯层；对氧化阻挡层和正硅酸乙酯层进行刻蚀；以氧化阻挡层和正硅酸乙酯层作为掩蔽层对衬底进行腐蚀形成沟槽；去除正硅酸乙酯层，并以氧化阻挡层作为阻挡层对沟槽的侧壁进行氧化；对沟槽进行多晶硅填充后对多晶硅进行回刻，将氧化阻挡层表面的多晶硅去除；去除氧化阻挡层和衬底表面的氧化层。

9. 发明申请

WO2005008746A3 METHODS OF FORMING A PHOSPHORUS DOPED SILICON DIOXIDE LAYER 审中-公开
标题翻译：形成磷酸二氧化硅二氧化硅层的方法
公开(公告)号：WO2005008746A3
公开(公告)日：2005-04-07
申请号：PCT/US2004021156
申请日：2004-06-30
申请人： MICRON TECHNOLOGY INC
发明人： VAARTSTRA BRIAN A
IPC分类号： C23C16/04 , C23C16/40 , C23C16/44 , C23C16/455 , H01L21/316 , H01L21/762
CPC分类号： C23C16/45531 , C23C16/045 , C23C16/401 , C23C16/402 , H01L21/02129 , H01L21/02216 , H01L21/02271 , H01L21/0228 , H01L21/31625 , H01L21/76227
摘要： This invention includes methods of forming a phosphorus doped silicon dioxide comprising layers, and methods of forming trench isolation in the fabrication of integrated circuitry. In one implementation, a method of forming a phosphorus doped silicon dioxide comprising layer includes positioning a substrate within a deposition chamber. First and second vapor phase reactants are introduced in alternate and temporally separated pulses to the substrate within the chamber in a plurality of deposition cycles under conditions effective to deposit a phosphorus doped silicon dioxide comprising layer on the substrate. One of the first and second vapor phase reactants is PO(OR)3 where R is hydrocarbyl, and an other of the first and second vapor phase reactants is Si(OR)3OH where R is hydrocarbyl.
摘要翻译：本发明包括形成含磷掺杂二氧化硅的方法，以及在集成电路制造中形成沟槽隔离的方法。在一个实施方案中，形成掺磷二氧化硅的层的方法包括在沉积室内定位衬底。在有效沉积磷掺杂二氧化硅的层的基板上的条件下，在多个沉积循环中，将第一和第二气相反应物以交替和时间分离的脉冲引入室内的衬底。第一和第二气相反应物之一是PO（OR）3，其中R是烃基，第一和第二气相反应物中的另一个是Si（OR）3 OH，其中R是烃基。

10. 发明申请

WO2005008746A2 METHODS OF FORMING A PHOSPHORUS DOPED SILICON DIOXIDE COMPRISING LAYER, AND METHODS OF FORMING TRENCH ISOLATION IN THE FABRICATION OF INTEGRATED CIRCUITRY 审中-公开
标题翻译：形成包含层的磷酸二氧化硅二氧化物的方法以及在集成电路的制造中形成热分解的方法
公开(公告)号：WO2005008746A2
公开(公告)日：2005-01-27
申请号：PCT/US2004/021156
申请日：2004-06-30
申请人： MICRON TECHNOLOGY, INC.
发明人： VAARTSTRA, Brian, A.
IPC分类号： H01L21/00
CPC分类号： C23C16/45531 , C23C16/045 , C23C16/401 , C23C16/402 , H01L21/02129 , H01L21/02216 , H01L21/02271 , H01L21/0228 , H01L21/31625 , H01L21/76227
摘要： This invention includes methods of forming a phosphorus doped silicon dioxide comprising layers, and methods of forming trench isolation in the fabrication of integrated circuitry. In one implementation, a method of forming a phosphorus doped silicon dioxide comprising layer includes positioning a substrate within a deposition chamber. First and second vapor phase reactants are introduced in alternate and temporally separated pulses to the substrate within the chamber in a plurality of deposition cycles under conditions effective to deposit a phosphorus doped silicon dioxide comprising layer on the substrate. One of the first and second vapor phase reactants is PO(OR) 3 where R is hydrocarbyl, and an other of the first and second vapor phase reactants is Si(OR) 3 OH where R is hydrocarbyl.
摘要翻译：本发明包括形成含磷掺杂二氧化硅的方法，以及在集成电路制造中形成沟槽隔离的方法。在一个实施方案中，形成掺磷二氧化硅的层的方法包括在沉积室内定位衬底。在有效沉积磷掺杂二氧化硅的层的基板上的条件下，在多个沉积循环中，将第一和第二气相反应物以交替和时间分离的脉冲引入室内的衬底。第一和第二气相反应物之一是PO（OR）3，其中R是烃基，第一和第二气相反应物中的另一个是Si（OR）3 OH，其中R是烃基。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式