专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2017113438A1 栅极驱动电路和使用栅极驱动电路的显示器审中-公开
公开(公告)号：WO2017113438A1
公开(公告)日：2017-07-06
申请号：PCT/CN2016/070626
申请日：2016-01-12
申请人：武汉华星光电技术有限公司
发明人：戴荣磊
IPC分类号： G09G3/36
CPC分类号： G09G3/3677 , G09G3/3688 , G09G2230/00 , G09G2300/0408 , G09G2310/0224 , G09G2310/0286 , G09G2310/0289 , G09G2310/08 , G09G2330/021 , G11C19/28
摘要：一种栅极驱动电路（12），其包含数个GOA电路单元（SR(1)～SR(768)）。每两级GOA电路单元（SR(2n+1)、SR(2n+3)，SR(2n+5)、SR(2n+7)）共享一下拉电路（100a，100b）。下拉电路（100a，100b）包括第一晶体管（T1），其栅极电性连接第一开启信号（U2D），其漏极电性连接第一时钟信号（CK1）或第二时钟信号（CK2）；第二晶体管（T2），其栅极电性连接第二开启信号（D2U），其漏极电性连接第二时钟信号（CK2）或第一时钟信号（CK1）；及第三晶体管（T3），其栅极电性连接第一晶体管（T1）和第二晶体管（T2）的源极，其漏极电性连接第一固定电压（VGH）。栅极驱动电路（12）的每两级GOA电路单元（SR(2n+1)、SR(2n+3)，SR(2n+5)、SR(2n+7)）共享一下拉电路（100a，100b），不仅可以减少栅极驱动电路（12）使用的晶体管数量，也可以减少第一时钟信号（CK1）和第二时钟信号（CK2）的频率。减少第一时钟信号（CK1）和第二时钟信号（CK2）的频率导致减少对寄生电容充放电的频率，进而减低栅极驱动电路（12）的整体功耗。

2. 发明申请

WO2015184678A1 一种显示器的驱动方法及装置审中-公开
公开(公告)号：WO2015184678A1
公开(公告)日：2015-12-10
申请号：PCT/CN2014/082926
申请日：2014-07-24
申请人：深圳市华星光电技术有限公司
发明人：陈立宜 , 陈宥烨 , 赵文勤
IPC分类号： G09G3/36
CPC分类号： G09G3/3614 , G09G3/3674 , G09G3/3685 , G09G2310/0213 , G09G2310/0224 , G09G2330/021
摘要：一种显示器的驱动方法：对一帧的显示画面划分检测区域（S101）；判断各个检测区域内的像素极性排布方式（S102）；数据驱动电路根据判断结果，选择相应的扫描方式驱动显示器（S103）。该数据驱动电路采用逐行扫描和隔行扫描交替切换的方式驱动显示器，保证没有数据驱动电路一直处于重载状态，降低了显示器的驱动功耗。

3. 发明申请

WO2014080828A1 表示装置および電子機器审中-公开
标题翻译：显示设备和电子设备
公开(公告)号：WO2014080828A1
公开(公告)日：2014-05-30
申请号：PCT/JP2013/080782
申请日：2013-11-14
申请人：シャープ株式会社
发明人：梅木田　哲也 , 前田　健次 , 渡辺　辰雄 , 夏見　昌之 , 佐藤　雄一 , 高山　和也
IPC分类号： G09G3/36 , G02F1/133 , G09G3/20
CPC分类号： G09G3/3611 , G09G3/3607 , G09G3/3614 , G09G3/3696 , G09G5/006 , G09G2310/0224 , G09G2310/0229 , G09G2320/0673 , G09G2320/103 , G09G2330/021 , G09G2340/02 , G09G2340/0414 , G09G2340/0421 , G09G2340/0435 , G09G2350/00 , G09G2370/04 , H04N21/42653 , H04N21/4402 , H04N21/4436
摘要：　液晶パネル（６）と、画像データの更新頻度に基づいて、液晶ドライバ（７）を、第１の駆動周波数で駆動させる第１のモードと、上記第１の駆動周波数より低い第２の駆動周波数で駆動させる第２のモードと、を備えた画像最適化回路（４）と、を備えているので、画像データの伝送路に制限がある場合に用いることができるとともに、低消費電力化と高解像度の画像データを最適に表示できる表示装置を実現できる。
摘要翻译：一种显示装置，包括：液晶面板（6）; 以及图像优化电路（4），其基于第一驱动频率的更新频率，以比第一驱动频率低的第二驱动频率以第一驱动频率和第二模式以第一模式驱动液晶驱动器（7）图像数据。因此，可以实现当图像数据传输通道受到限制时可以使用的显示装置，同时允许以低功耗优化显示高分辨率图像数据。

4. 发明申请

WO2013143119A1 液晶显示装置、驱动电路及其驱动方法审中-公开
公开(公告)号：WO2013143119A1
公开(公告)日：2013-10-03
申请号：PCT/CN2012/073310
申请日：2012-03-30
申请人：深圳市华星光电技术有限公司 , 王金杰
发明人：王金杰
IPC分类号： G09G3/36 , G02F1/133
CPC分类号： G09G3/3688 , G02F1/136286 , G09G3/3677 , G09G2300/0426 , G09G2310/0224 , G09G2310/0297
摘要：提供一种液晶显示装置、驱动电路及其驱动方法。驱动方法包括如下步骤：（S701）向液晶显示装置中一行的至少一部分的行向像素单元输入扫描信号；（S702）在向所述行的至少一部分的行向像素单元输入扫描信号后，将一个数据信号源输出的数据信号输入至同一行的输入扫描信号的像素单元；（S703）在向所述至少一部分像素单元输入数据信号后，向所述液晶显示装置中同一行的另一部分的行向像素单元输入扫描信号；（S704）在向所述同一行的另一部分的像素单元输入扫描信号后，将同一个数据信号源输出的数据信号输入至所述另一部分输入扫描信号的像素单元。通过上述方式，实现多条数据线共用数据驱动器的同一个通道，减少数据驱动器的所需数量，进而降低生产成本。

5. 发明申请

WO2013104204A1 电子纸显示器件及驱动方法审中-公开
公开(公告)号：WO2013104204A1
公开(公告)日：2013-07-18
申请号：PCT/CN2012/083453
申请日：2012-10-24
申请人：京东方科技集团股份有限公司
发明人：张卓 , 盖翠丽
IPC分类号： G09G3/34 , G02F1/167
CPC分类号： G09G3/2074 , G02F1/167 , G02F2001/1676 , G09G3/2003 , G09G3/2081 , G09G3/344 , G09G5/10 , G09G2300/0426 , G09G2300/0809 , G09G2310/0205 , G09G2310/0224 , G09G2310/0262 , G09G2320/0233 , G09G2320/0252
摘要：一种电子纸显示器件及其驱动方法。该电子纸显示器件包括多个像素，其中每个像素包括至少两个薄膜晶体管，每个薄膜晶体管分别与相应的数据线和栅极线电连接，并且在一个刷新周期内每个薄膜晶体管分别打开一次。该电子纸显示器件可加快刷新速度，降低对存储电容的要求，实现更快的灰度更新。

6. 发明申请

WO2011078493A3 DRIVE DEVICE AND METHOD FOR A PLASMA DISPLAY PANEL 审中-公开
标题翻译：用于等离子体显示面板的驱动装置和方法
公开(公告)号：WO2011078493A3
公开(公告)日：2011-10-20
申请号：PCT/KR2010008607
申请日：2010-12-03
申请人： ORION PDP CO LTD , CHOI SU SAM
发明人： CHOI SU SAM
IPC分类号： G09G3/28 , G09G3/288 , G09G3/293
CPC分类号： G09G3/293 , G09G2310/0213 , G09G2310/0224 , G09G2330/021
摘要： The present invention relates to a drive device for a plasma display panel comprising a plurality of scan electrodes and a plurality of address electrodes disposed in an array and to a method for the same, wherein the drive device for a plasma display panel comprises: a first calculation unit which computes the number of switchings of the address electrodes when the plurality of scan electrodes are to be scanned using the progressive scanning mode; a second calculation unit which computes the number of switchings of the address electrodes when the plurality of scan electrodes are to be scanned using the interlaced scanning mode; and a comparison unit which compares the number of switchings computed in the first calculation unit and the number of switchings computed in the second calculation unit, and sets either the progressive scanning mode or the interlaced scanning mode, whichever involves the smaller number of switchings.
摘要翻译：本发明涉及一种等离子体显示面板的驱动装置，其包括多个扫描电极和排列成阵列的多个寻址电极及其方法，其中等离子体显示面板的驱动装置包括：第一计算单元，其计算当使用逐行扫描模式来扫描多个扫描电极时地址电极的切换次数; 第二计算单元，其计算当使用隔行扫描模式扫描多个扫描电极时寻址电极的切换次数; 以及比较单元，其比较在第一计算单元中计算的切换次数和在第二计算单元中计算的切换次数，并且设置逐行扫描模式或隔行扫描模式，以涉及较少数量的切换为准。

7. 发明申请

WO2009104243A1 プラズマディスプレイ装置审中-公开
标题翻译：等离子体显示单元
公开(公告)号：WO2009104243A1
公开(公告)日：2009-08-27
申请号：PCT/JP2008/052675
申请日：2008-02-18
申请人：株式会社日立製作所 , 古川勲 , 橋本康宣 , 岸智勝 , 黄木英明
发明人：古川勲 , 橋本康宣 , 岸智勝 , 黄木英明
IPC分类号： G09G3/28 , G09G3/20
CPC分类号： G09G3/2983 , G09G2310/0218 , G09G2310/0224
摘要：　複数のＸ電極と複数のＹ電極とが交互に配置されたプラズマディスプレイパネル（６１）において、前記Ｙ電極はスキャン回路（６４）及びサステイン回路（６３）に接続されており、前記Ｘ電極は偶数番目の表示ラインからなる偶数番グループ（Ｘｅ）と奇数番目の表示ラインからなる奇数番グループ（Ｘｏ）とに分けられ、それぞれのグループの電極とグランド電位との間にスイッチ（６５，６６）が設けられ、前記スイッチ（６５，６６）の動作により、奇数フレームでは前記偶数番グループ（Ｘｅ）がハイインピーダンス状態にされるとともに前記奇数番グループ（Ｘｏ）が前記グランド電位にされ、偶数フレームでは前記奇数番グループ（Ｘｏ）がハイインピーダンス状態にされるとともに前記偶数番グループ（Ｘｅ）が前記グランド電位にされる。
摘要翻译：在多个X电极和多个Y电极交替布置的等离子体显示面板（61）中，Y电极与扫描电路（64）和维持电路（63）连接，而X电极被划分成由偶数显示行组成的偶数组（Xe）和由奇数显示行组成的奇数组（Xo），并且在每组中的电极之间设置有开关（65,66），并且地面潜力。开关（65,66）的操作将偶数组（Xe）置于高阻抗状态，将奇数组（Xo）置于奇数帧的地电位，同时将奇数组（Xo）和偶数帧的接地电位的偶数组（Xe）。

8. 发明申请

WO2008036231A3 MULTIPLE PARALLEL PROCESSOR COMPUTER GRAPHICS SYSTEM 审中-公开
标题翻译：多个并行处理器计算机图形系统
公开(公告)号：WO2008036231A3
公开(公告)日：2008-11-27
申请号：PCT/US2007020125
申请日：2007-09-18
申请人： ALIENWARE LABS CORP , GONZALEZ NELSON , ORGANVIDEZ HUMBERTO , ORGANVIDEZ JUAN H
发明人： GONZALEZ NELSON , ORGANVIDEZ HUMBERTO , ORGANVIDEZ JUAN H
IPC分类号： G06F15/80 , G06T1/20 , G06T15/00
CPC分类号： G06T1/20 , G06F3/14 , G09G5/12 , G09G5/363 , G09G5/42 , G09G2310/0224 , G09G2340/12 , G09G2352/00 , G09G2360/123
摘要： An accelerated graphics processing subsystem combines the processing power of multiple graphics processing units (GPUs) or video cards. Video processing by the multiple video cards is organized by time division such that each video card is responsible for video data processing during a different time period. For example, two video cards may take turns, with the first video card controlling a display for a certain time period and the second video sequentially assuming video processing duties for a subsequent period. In this way, as one video card is managing the display in one time period, the second video card is processing video data for the for the next time period, thereby allowing extensive processing of the video data before the start of the next time period. The present invention may further incorporate load balancing such that the duration of the processing time periods for each of the video cards is dynamically modified to maximize composite video processing.
摘要翻译：加速图形处理子系统结合了多个图形处理单元（GPU）或视频卡的处理能力。多个视频卡的视频处理按照时间分割进行组织，使得每个视频卡在不同的时间段内负责视频数据处理。例如，可以轮流使用两个视频卡，其中第一个视频卡控制显示器一段时间，并且第二个视频顺序地承担随后时间段的视频处理任务。这样，当一个视频卡在一个时间段内管理显示器时，第二个视频卡正在处理下一个时间段的视频数据，从而允许在下一个时间段开始之前对视频数据进行大量处理。本发明可以进一步结合负载平衡，使得每个视频卡的处理时间周期的持续时间被动态修改以最大化复合视频处理。

9. 发明申请

WO2007080735A1 表示装置及びその駆動方法及び端末装置审中-公开
标题翻译：显示设备及其驱动方法和终端设备
公开(公告)号：WO2007080735A1
公开(公告)日：2007-07-19
申请号：PCT/JP2006/324777
申请日：2006-12-12
申请人：東芝松下ディスプレイテクノロジー株式会社 , 木下弘平
发明人：木下弘平
IPC分类号： G09G5/00 , G02F1/133 , G09G3/20 , G09G3/36 , G09G5/36 , G09G5/391 , H04N5/66
CPC分类号： G09G3/3611 , G09G2310/0224 , G09G2320/0261 , G09G2320/0285 , G09G2330/021 , H04N5/20 , H04N7/012
摘要：　低電力化が可能な表示方法をフレキシブルに適用でき、画質劣化を回避しつつ消費電力を低減できる装置及び表示方法を提供する。プログレッシブモード及びインタレースモードで動作可能な表示装置であって、複数の画素が配列された表示部２５と、前記表示部を前記プログレッシブモードで駆動する場合と前記インタレースモード駆動する場合との間の階調レベルの差を補正するデータを格納する階調補正テーブル２２を備える。そして、タイミングコントローラ２１は、前記表示部２５に供給される映像データが前記インタレースモードのときは、階調補正テーブル２２のデータを用いて、前記映像データの補正を行う。
摘要翻译：本发明提供一种装置和显示方法，其特征在于可以实现具有可灵活应用的功率降低和消耗功率降低的显示技术，同时避免图像质量的恶化。用于逐行扫描和隔行扫描模式的显示装置包括一个其中设置有多个像素的显示单元（25），灰度校正表（22），用于存储数据以校正灰度级由渐进模式驱动的显示单元的电平和由交错模式驱动的显示单元的电平。此外，当提供给显示单元（25）的视频数据处于隔行扫描模式时，定时控制器（21）通过使用灰度校正表（22）的数据来校正视频数据。

10. 发明申请

WO2007035209A1 DYNAMICALLY CONFIGURING A VIDEO DECODER CACHE FOR MOTION COMPENSATION 审中-公开
标题翻译：动态配置视频解码器缓存运动补偿
公开(公告)号：WO2007035209A1
公开(公告)日：2007-03-29
申请号：PCT/US2006/030200
申请日：2006-08-03
申请人： INTEL CORPORATION , SAXENA, Rahul
发明人： SAXENA, Rahul
IPC分类号： H04N7/26
CPC分类号： H04N19/00509 , G09G5/39 , G09G2310/0224 , G09G2320/0261 , G09G2360/121 , H04N19/43 , H04N19/44 , H04N19/51
摘要： A video decoder cache used for motion compensation data may be dynamically reconfigured. In some embodiments, it may be reconfigured on picture or frame boundaries and in other embodiments it can be reconfigured on sequence boundaries. The cache may be flushed on each boundary to enable such reconfiguration.
摘要翻译：用于运动补偿数据的视频解码器缓存可以被动态地重新配置。在一些实施例中，其可以在图像或帧边界上重新配置，并且在其他实施例中，其可以在序列边界上重新配置。可以在每个边界上刷新高速缓存以实现这种重新配置。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式