专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2018057240A1 USING A VIRTUAL TO VIRTUAL ADDRESS TABLE FOR MEMORY COMPRESSION 审中-公开
标题翻译：使用虚拟地址表进行内存压缩
公开(公告)号：WO2018057240A1
公开(公告)日：2018-03-29
申请号：PCT/US2017/048786
申请日：2017-08-27
申请人： INTEL CORPORATION
发明人： KRISHNAN, Vidhya , COORAY, Niranjan L. , RAMADOSS, Murali
IPC分类号： G06F12/1009 , G06T1/20
摘要： A virtual-to-virtual page table maps a main surface containing the actual data and a metadata or auxiliary surface that gives information about compression of the main surface. In order to access the metadata that corresponds to main surface, an additional virtual-to-virtual table may be used ahead of the regular page table mapping to avoid the need to pass the metadata base address and x, y coordinates across a pipeline which may result in multiple memory writes.
摘要翻译：虚拟到虚拟页面表映射包含实际数据的主表面和提供关于主表面的压缩的信息的元数据或辅助表面。为了访问与主表面相对应的元数据，可以在常规页表映射之前使用额外的虚拟到虚拟表，以避免需要将元数据基地址和x，y坐标通过管道传递导致多次写入内存。

2. 发明申请

WO2014105030A1 HANDLING OF BINARY TRANSLATED SELF MODIFYING CODE AND CROSS MODIFYING CODE 审中-公开
标题翻译：二进制翻译自修改代码和交叉修改代码的处理
公开(公告)号：WO2014105030A1
公开(公告)日：2014-07-03
申请号：PCT/US2012/071880
申请日：2012-12-27
申请人： INTEL CORPORATION
发明人： COORAY, Niranjan L. , KEPPEL, David , KUMAR, Naveen , LEMPEL, Ori , NEILLY, Michael , NEELAKANTAM, Naveen , ANVIN, H. Peter , WINKEL, Sebastian
IPC分类号： G06F9/06 , G06F9/30 , G06F15/76
CPC分类号： G06F9/45525
摘要： A processor core includes a processor to execute a first translated instruction translated from a first instruction stored in first page of a memory. The processor also includes a translation indicator agent (XTBA) to store a first translation indicator that is read from a physical map (PhysMap) in the memory. In an embodiment, the first translation indicator is to indicate whether the first page has been modified after the first instruction is translated. Other embodiments are described as claimed.
摘要翻译：处理器核心包括处理器，用于执行从存储在第一页中的第一指令转换的第一翻译指令。处理器还包括翻译指示剂代理（XTBA），用于存储从存储器中的物理图（PhysMap）读取的第一翻译指示符。在一个实施例中，第一翻译指示符是指示在第一指令被翻译之后第一页是否已被修改。其他实施例被描述为所要求保护的。

3. 发明申请

WO2018031149A1 APPARATUS AND METHOD FOR SHARED RESOURCE PARTITIONING THROUGH CREDIT MANAGEMENT 审中-公开
标题翻译：通过信用管理共享资源划分的装置和方法
公开(公告)号：WO2018031149A1
公开(公告)日：2018-02-15
申请号：PCT/US2017/040927
申请日：2017-07-06
申请人： INTEL CORPORATION
发明人： KACEVAS, Nicolas , COORAY, Niranjan L. , JOSHI, Madhura , NEKKALAPU, Satyanarayana
IPC分类号： G06F9/30 , G06F12/1027 , G06T1/20
摘要： An apparatus is provided which comprises: a first engine buffer to receive a first engine request; a first engine register coupled to the first engine buffer, wherein the first engine register is to store first engine credits associated with the first engine buffer; a second engine buffer to receive a second engine request; a second engine register coupled to the second engine buffer, wherein the second engine register is to store second engine credits associated with the second engine buffer; and a common buffer which is common to the first and second engines, wherein the first engine credits represents one or more slots in the common buffer for servicing the first engine request for access to a common resource, and wherein the second engine credits represents one or more slots in the common buffer for servicing the second engine request for access to the common resource.
摘要翻译：提供了一种装置，其包括：第一引擎缓冲器，用于接收第一引擎请求; 耦合到所述第一引擎缓冲器的第一引擎寄存器，其中所述第一引擎寄存器用于存储与所述第一引擎缓冲器相关联的第一引擎信用; 第二引擎缓冲器，用于接收第二引擎请求; 耦合到所述第二引擎缓冲器的第二引擎寄存器，其中所述第二引擎寄存器用于存储与所述第二引擎缓冲器相关联的第二引擎信用; 以及第一引擎和第二引擎共同的公共缓冲器，其中第一引擎信用代表公共缓冲器中的一个或多个时隙，用于服务访问公共资源的第一引擎请求，并且其中第二引擎信用代表一个或更多的公共缓冲区中的插槽用于服务第二个引擎访问公共资源的请求。

4. 发明申请

WO2014055136A1 PARALLELIZED COUNTER TREE WALK FOR LOW OVERHEAD MEMORY REPLAY PROTECTION 审中-公开
标题翻译：并行平衡计数器用于低过载存储器重放保护
公开(公告)号：WO2014055136A1
公开(公告)日：2014-04-10
申请号：PCT/US2013/045702
申请日：2013-06-13
申请人： INTEL CORPORATION
发明人： CHHABRA, Siddhartha , SAVAGAONKAR, Uday R. , DURHAM, David M. , COORAY, Niranjan L. , LONG, Men , ROZAS, Carlos V. , NARENDRA TRIVEDI, Alpa T.
IPC分类号： G06F21/78 , G06F13/14
CPC分类号： G06F12/1408 , G06F21/71
摘要： A processor includes a memory encryption engine that provides replay and confidentiality protections to a memory region. The memory encryption engine performs low-overhead parallelized tree walks along a counter tree structure. The memory encryption engine upon receiving an incoming read request for the protected memory region, performs a dependency check operation to identify dependency between the incoming read request and an in-process request and to remove the dependency when the in-process request is a read request that is not currently suspended.
摘要翻译：处理器包括为存储器区域提供重放和保密性保护的存储器加密引擎。存储器加密引擎沿着计数器树结构执行低架构并行化的树行走。存储器加密引擎在接收到对受保护的存储器区域的传入读取请求时，执行依赖性检查操作以识别传入的读取请求与进程内请求之间的依赖关系，并且当进程内请求是读取请求时，去除依赖关系目前尚未暂停。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式