专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2002099653A1 RECHNERSYSTEM MIT VIRTUELLER ADRESSIERUNG UND VERFAHREN ZUM ERMITTELN EINER PHYSIKALISCHEN ADRESSE AUS EINER VIRTUELLEN ADRESSE 审中-公开
标题翻译：与虚拟仪器的确定的物理地址从虚拟地址寻址和方法的计算机系统
公开(公告)号：WO2002099653A1
公开(公告)日：2002-12-12
申请号：PCT/EP2002/006146
申请日：2002-06-04
申请人： INFINEON TECHNOLOGIES AG , GAMMEL, Berndt , KNIFFLER, Oliver , LEDWA, Ralph , SEDLAK, Holger
发明人： GAMMEL, Berndt , KNIFFLER, Oliver , LEDWA, Ralph , SEDLAK, Holger
IPC分类号： G06F12/10
CPC分类号： G06F12/1009 , G06F12/0292 , G06F12/1027 , G06F12/145
摘要： Ein Rechnersystem mit virtueller Adressierung umfasst einen nicht-flüchtigen Speicher (12, 14) zum Speichern einer Abbildungsvorschrift, über die eine virtuelle Adresse einer physikalischen Adresse eindeutig zugeordnet ist. Das Rechnersystem umfasst ferner eine Hardware-Zustandsmaschine, die auf den nicht-flüchtigen Speicher (12, 14) zugreifen kann (26) und ausgebildet ist, um unter Verwendung der virtuellen Adresse und der Abbildungsvorschrift die der virtuellen Adresse zugeordnete physikalische Adresse zu ermitteln. Dadurch, dass die Abbildungsvorschrift im nicht-flüchtigen Speicher (12, 14) gespeichert ist und die Hardware-Zustandsmaschine (18a) über einen Bus (26) auf den nicht-flüchtigen Speicher (12, 14) zugreifen kann, kann das Rechnersystem bereits im virtuellen Adressierungsmodus initialisiert werden, so dass das Rechnersystem an keiner Stelle im physikalischen Adressierungsmodus betrieben wird. Der Angriffspunkt, den der physikalische Adressierungsmodus üblicherweise darstellt, ist somit überwunden.
摘要翻译：一种计算机系统，具有虚拟寻址包括用于存储与一个虚拟地址到物理地址的唯一关联的映射规则的非易失性存储器（12，14）。该计算机系统还包括硬件状态机可访问的非易失性存储器（12，14）（26）和适于识别使用所述虚拟地址和所述映射规则关联的虚拟地址的物理地址。特征在于，在所述非易失性存储器通过对非易失性存储器的总线（26），所述映射规则（12，14）被存储和硬件状态机（18A）（12，14）可以访问计算机系统可能已经在虚拟寻址模式将被初始化，以使计算机系统在物理寻址模式没有点运行。因此，该点是，物理寻址模式通常为，被克服。

2. 发明申请

WO2003060692A3 SCHIEBEVORRICHTUNG UND VERFAHREN ZUM VERSCHIEBEN 审中-公开
公开(公告)号：WO2003060692A3
公开(公告)日：2003-07-24
申请号：PCT/EP2003/000181
申请日：2003-01-10
申请人： INFINEON TECHNOLOGIES AG , GAMMEL, Berndt , KLUG, Franz , KNIFFLER, Oliver
发明人： GAMMEL, Berndt , KLUG, Franz , KNIFFLER, Oliver
IPC分类号： G06F1/00
摘要： Eine Schiebevorrichtung zum Verschieben einer ersten Stelle eines Datenworts, das aus einer Mehrzahl von Stellen besteht, an eine zweite Stelle, um ein verschobenes Datenwort zu erhalten, wobei die erste Stelle unter Verwendung eines ersten Verschlüsselungsparameters verschlüsselt ist, und wobei die zweite Stelle unter Verwendung eines zweiten Verschlüsselungsparameters verschlüsselt ist, umfasst eine Einrichtung (10) zum Verschieben der ersten Stelle des Datenworts an die zweite Stelle des Datenworts, eine Einrichtung (12) zum Umverschlüsseln der ersten Stelle von einer Verschlüsselung unter Verwendung des ersten Verschlüsselungsparameters in eine Verschlüsselung unter Verwendung des zweiten Verschlüsselungsparameters und eine Steuerung (14) zum Steuern der Einrichtung zum Verschlüsseln (10) und der Einrichtung zum Umverschlüsseln (12) so, dass die erste Stelle zunächst an die zweite Stelle geschoben und dann umverschlüsselt wird, oder dass die erste Stelle zunächst umverschlüsselt und dann an die zweite Stelle geschoben wird. Damit wird sichergestellt, dass immer entweder mit dem ersten Verschlüsselungsparameter oder mit dem zweiten Verschlüsselungsparameter verschlüsselte Daten verschoben werden, so dass Angriffe, um Klartextdaten auszuspähen, erschwert werden.

3. 发明申请

WO2003060691A3 RECHENWERK UND VERFAHREN ZUM AUSFUEHREN EINER ARITHMETISCHEN OPERATION MIT VERSCHLUESSELTEN OPERANDEN 审中-公开
公开(公告)号：WO2003060691A3
公开(公告)日：2003-07-24
申请号：PCT/EP2003/000180
申请日：2003-01-10
申请人： INFINEON TECHNOLOGIES AG , GAMMEL, Berndt , KLUG, Franz , KNIFFLER, Oliver
发明人： GAMMEL, Berndt , KLUG, Franz , KNIFFLER, Oliver
IPC分类号： G06F1/00
摘要： Ein Rechenwerk zum Ausführen einer arithmetischen Operation mit zumindest zwei Operanden, wobei die zumindest zwei Operanden verschlüsselt sind, umfaßt eine arithmetisch-logische Einheit mit einem ersten Eingang (12) für den ersten verschlüsselten Operanden (ak), einen zweiten Eingang (14) für den zweiten verschlüsselten Operanden (bk), einen dritten Eingang (16) für einen Verschlüsselungsparameter (k) und einen Ausgang (18) für ein verschlüsseltes Ergebnis der Operation, wobei die arithmetisch-logische Einheit (10) ausgebildet ist, um den ersten Eingang (12), den zweiten Eingang (14) und den dritten Eingang (16) mittels arithmetischer Unteroperationen unter Berücksichtigung der Art und Weise der Verschlüsselung der Operanden so zu verknüpfen, daß an dem Ausgang ein verschlüsseltes Ergebnis erhalten wird, das gleich einem Wert ist, der erhalten werden würde, wenn der erste Operand in unverschlüsseltem Zustand und der zweite Operand in unverschlüsseltem Zustand der arithmetischen Operation unterzogen werden und ein erhaltenes Resultat anschließend verschlüsselt wird, wobei keine Entschlüsselung der Operanden in der arithmetisch-logischen Einheit (10) durchgeführt wird. Auf diese Weise kann ein Prozessorsystem erhalten werden, bei dem keinerlei Daten im Klartext, d. h. in unverschlüsselter Form, auftreten, da keine Entschlüsselung vor einer arithmetisch-logischen Einheit und keine Verschlüsselung nach der arithmetisch-logischen Einheit erforderlich ist, da die arithmetisch-logische Einheit mit verschlüsselten Eingangsoperanden arbeitet, um ein verschlüsseltes Ergebnis zu erhalten. Abhörangriffe auf Übertragungsleitungen des Rechenwerks sind damit ausgeschlossen.

4. 发明申请

WO2003060693A3 VORRICHTUNG UND VERFAHREN ZUM MULTIPLIZIEREN ODER DIVIDIEREN EINES ERSTEN OPERANDEN MIT BZW. DURCH EINEN ZWEITEN OPERANDEN 审中-公开
公开(公告)号：WO2003060693A3
公开(公告)日：2003-07-24
申请号：PCT/EP2003/000182
申请日：2003-01-10
申请人： INFINEON TECHNOLOGIES AG , GAMMEL, Berndt , KLUG, Franz , KNIFFLER, Oliver
发明人： GAMMEL, Berndt , KLUG, Franz , KNIFFLER, Oliver
IPC分类号： G06F1/00
摘要： Vorrichtung und Verfahren zum Multiplizieren oder Dividieren eines ersten Operanden mit bzw. durch einen zweiten OperandenSichere Rechenwerke für die Division und Multiplikation verwenden eine Steuereinrichtung (18), die die für den Radix-2-Multiplikationsalgorithmus, den Booth-Recoding-Multiplikationsalgorithmus, den Restoring-Divisionsalgorithmus und den Non-Restoring-Divisionsalgorithmus nötigen Bituntersuchungen im Geheimtextraum unter Verwendung verschlüsselter Bits und Verschlüsselungsparameter zum Verschlüsseln dieser Bits durchführen. Weiterhin können Register (16, 22, 24, 30) verwendet werden, in denen verschlüsselte Operanden gespeichert werden und zusätzlich kann ein Addierer (10) eingesetzt werden, der mit verschlüsselten Operanden addiert und ein verschlüsseltes Ergebnis liefert. Ein solcher Multiplizierer/Dividierer arbeitet im Geheimtextraum und ist für physikalische und/oder indirekte Angriffe weniger anfällig.

5. 发明申请

WO2003060691A2 RECHENWERK UND VERFAHREN ZUM AUSFUEHREN EINER ARITHMETISCHEN OPERATION MIT VERSCHLUESSELTEN OPERANDEN 审中-公开
标题翻译：处理单元和方法执行与加密操作数的算术运算
公开(公告)号：WO2003060691A2
公开(公告)日：2003-07-24
申请号：PCT/EP2003/000180
申请日：2003-01-10
申请人： INFINEON TECHNOLOGIES AG , GAMMEL, Berndt , KLUG, Franz , KNIFFLER, Oliver
发明人： GAMMEL, Berndt , KLUG, Franz , KNIFFLER, Oliver
IPC分类号： G06F7/00
CPC分类号： G06F7/57 , G06F7/00 , G06F21/72 , G06F21/75 , G06F2207/7238
摘要： Ein Rechenwerk zum Ausführen einer arithmetischen Operation mit zumindest zwei Operanden, wobei die zumindest zwei Operanden verschlüsselt sind, umfaßt eine arithmetisch-logische Einheit mit einem ersten Eingang (12) für den ersten verschlüsselten Operanden (ak), einen zweiten Eingang (14) für den zweiten verschlüsselten Operanden (bk), einen dritten Eingang (16) für einen Verschlüsselungsparameter (k) und einen Ausgang (18) für ein verschlüsseltes Ergebnis der Operation, wobei die arithmetisch-logische Einheit (10) ausgebildet ist, um den ersten Eingang (12), den zweiten Eingang (14) und den dritten Eingang (16) mittels arithmetischer Unteroperationen unter Berücksichtigung der Art und Weise der Verschlüsselung der Operanden so zu verknüpfen, daß an dem Ausgang ein verschlüsseltes Ergebnis erhalten wird, das gleich einem Wert ist, der erhalten werden würde, wenn der erste Operand in unverschlüsseltem Zustand und der zweite Operand in unverschlüsseltem Zustand der arithmetischen Operation unterzogen werden und ein erhaltenes Resultat anschließend verschlüsselt wird, wobei keine Entschlüsselung der Operanden in der arithmetisch-logischen Einheit (10) durchgeführt wird. Auf diese Weise kann ein Prozessorsystem erhalten werden, bei dem keinerlei Daten im Klartext, d. h. in unverschlüsselter Form, auftreten, da keine Entschlüsselung vor einer arithmetisch-logischen Einheit und keine Verschlüsselung nach der arithmetisch-logischen Einheit erforderlich ist, da die arithmetisch-logische Einheit mit verschlüsselten Eingangsoperanden arbeitet, um ein verschlüsseltes Ergebnis zu erhalten. Abhörangriffe auf Übertragungsleitungen des Rechenwerks sind damit ausgeschlossen.
摘要翻译：用于与至少两个操作数，其中，所述至少两个运算数被加密执行的算术运算的运算装置，包括：具有第一输入端12用于第一加密的操作数A K的算术逻辑单元，用于第二加密操作数BK的第二输入端14，一为加密参数k和用于操作的加密结果的输出18第三输入端16，算术逻辑单元10被形成为在第一输入端12，第二输入14，并通过算术子操作手段的第三输入端16，同时考虑到的类型到的操作数的加密链路和方式使得加密的结果在输出等于其将得到的值，如果未加密状态的第一操作数和所述第二操作数的算术运算的未加密状态进行，然后所获得的结果是加密的，其中没有操作数的解密在算术逻辑单元10执行以这种方式，能够获得一个处理器系统，其中，没有数据是明文，我。小时。在未加密的形式，因为发生的算术逻辑单元之前没有解密和没有加密由算术逻辑单元需要，由于算术逻辑单元与加密输入操作数的工作原理以获得编码结果。在计算器的输电线路窃听攻击被排除在外。

6. 发明申请

WO2003060694A1 RECHENWERK UND VERFAHREN ZUM KOMBINIEREN EINES ERSTEN OPERANDEN MIT EINEM ZWEITEN OPERANDEN 审中-公开
标题翻译：处理单元和方法结合了第一个操作数与第二操作数
公开(公告)号：WO2003060694A1
公开(公告)日：2003-07-24
申请号：PCT/EP2002/014492
申请日：2002-12-18
申请人： INFINEON TECHNOLOGIES AG , GAMMEL, Berndt , KLUG, Franz , KNIFFLER, Oliver
发明人： GAMMEL, Berndt , KLUG, Franz , KNIFFLER, Oliver
IPC分类号： G06F7/50
CPC分类号： G06F7/575
摘要： Ein Rechenwerk umfaßt einen ersten Eingang (10) für ein erstes Rechenwerkeingangssignal, einen zweiten Eingang (12) für ein zweites Rechenwerkeingangssignal, einen dritten Eingang (14) für ein drittes Rechenwerkeingangssignal sowie einen ersten Ausgang (16) für ein erstes Rechenwerkausgangssignal und einen zweiten Ausgang (18) für ein zweites Rechenwerkaus- gangssignal. Das erste Rechenwerkausgangssignal entspricht einer XOR-Verknüpfung einer negierten Version des ersten Rechenwerkeingangssignals, einer negierten Version des zweiten Rechenwerkeingangssignals und einer negierten Version des dritten Rechenwerkeingangssignals. Das zweite Rechenwerkausgangssignal entspricht einer ODER-Verknüpfung dreier Einzelterme, wobei der erste Einzelterm einer UND-Verknüpfung des ersten und des zweiten Rechenwerkein- gangssignals entspricht, wobei der zweite Term einer UND-Verknüpfung des dritten Rechenwerk-eingangssignals und einer invertierten Version des ersten Rechenwerkeingangssignals entspricht, und wobei der dritte Term einer UND-Verknüpfung des dritten Rechenwerkeingangssignals mit einer invertierten Version des zweiten Rechenwerkeingangssignals entspricht. Je nach Belegung des dritten Rechenwerkeingangssignals kann das Rechenwerk als Ein-Bit-Volladdierer oder als Rechenwerk zum Ausführen der logischen Grundfunktionen verwendet werden. Eine Verarbeitung verschlüsselter Operanden ist ohne interne Modifikation des Rechenwerks möglich.
摘要翻译：运算单元包括用于第一计算单元的输入信号的第一输入端（10），用于第二计算单元输入信号的第二输入（12），对于第三计算单元的输入信号，并用于第一计算单元的输出信号的第一输出端（16）和一个第二输出端的第三输入端（14）（18）用于第二Rechenwerkaus-输出信号。对应于所述第一计算单元的输入信号，第二计算单元的输入信号的否定版本和所述第三计算单元的输入信号的否定版本的否定版本XOR操作的第一计算单元的输出信号。对应于或运算三个单独的温泉，其中的一个第一单个术语和第一和对应于第三计算单元的输入信号的AND的第二项和所述第一计算单元的输入信号对应于的反相版本的第二计算单元的输入信号的操作中的第二计算单元的输出信号并且其中的第三项和所述第三计算单元的输入信号的操作，其中该第二计算单元的输入信号的反相版本相对应。取决于第三计算单元的输入信号的占用，算术单元可作为一比特的全加器或作为用于执行基本逻辑功能计算单元。一种处理加密的操作数是可能的，而不计算单元的内部变形。

7. 发明申请

WO2003060672A1 CARRY-SKIP-ADDIERER FÜR VERSCHLÜSSELTE DATEN 审中-公开
标题翻译：随身SKIP加法器加密数据
公开(公告)号：WO2003060672A1
公开(公告)日：2003-07-24
申请号：PCT/EP2002/014491
申请日：2002-12-18
申请人： INFINEON TECHNOLOGIES AG , GAMMEL, Berndt , KLUG, Franz , KNIFFLER, Oliver
发明人： GAMMEL, Berndt , KLUG, Franz , KNIFFLER, Oliver
IPC分类号： G06F1/00
CPC分类号： G06F7/506 , G06F21/72 , G06F2207/7238
摘要： Bei einem Carry-Skip-Addierer werden ein umverschlüsseltes erstes Übertragsignal (c( 4 )4) des ersten Addiererblocks (10) und das Propagate-Signal (P' 4,7 ) des zweiten Addiererblocks (12) verschlüsselt zu einer R-Box (14) übertragen, die eine UND-Verknüpfung der verschlüsselten Signale durchführt, um einen verschlüsselten Skip-Wert (R') zu erzeugen, der in verschlüsseltem Zustand ebenso wie ein zweites Übertragsignal (cs' 8 ) des zweiten Addiererblocks (12) einer C-Box (16) zugeführt wird, um ein verschlüsseltes Übertrag-Eingangssignal für einen dritten Addiererblock (18) zu erzeugen. Vorzugsweise wird die verschlüsselte UND-Operation in der R-Box (14) und die verschlüsselte ODER-Operation in der C-Box (16) direkt im Geheimtextraum ausgeführt, ebenso wie die Addiereroperationen der Addierer (10, 12 und 18). Damit ergibt sich ein Carry-Skip-Addierer, der gegenüber physikalischen Angriffen, wie z. B. Nadelangriffen, oder indirekten Angriffen, wie z. B. SPA oder DPA, sicherer ist.
摘要翻译：当进位加法器跳过一个umverschlüsseltes第一进位信号（C（<4>）4）第一加法器（10）和所述第二加法器的传播信号（P'4,7）根据（12）进行加密，以A R 传送盒（14），其执行所述加密信号的AND运算，以产生一个加密的跳过值（R“），其在加密状态下，以及所述第二加法器的第二进位信号（cs'8）（12）一 C箱（16）被提供以产生加密的进位输入信号为一个第三加法器（18）。优选地，所述加密并在R-盒（14）和在C-盒加密的OR操作的操作（16）直接在所述密文空间，以及加法器（10，12和18）的Addiereroperationen进行。这导致进位加法器跳跃，这样的物理攻击。 B.针攻击，或间接的攻击，例如。由于SPA或DPA，更安全。

8. 发明申请

WO2003060695A1 CARRY-SAVE-MULTIPLIZIERER 审中-公开
标题翻译：进位保存乘法器
公开(公告)号：WO2003060695A1
公开(公告)日：2003-07-24
申请号：PCT/EP2002/014493
申请日：2002-12-18
申请人： INFINEON TECHNOLOGIES AG , GAMMEL, Berndt , KLUG, Franz , KNIFFLER, Oliver
发明人： GAMMEL, Berndt , KLUG, Franz , KNIFFLER, Oliver
IPC分类号： G06F7/52
CPC分类号： G06F7/57 , G06F2207/7238
摘要： Ein Carry-Save-Multiplizierer für verschlüsselte Daten umfasst ein erstes Operandenregister (10), ein zweites Operandenregister (12), ein Multiplikationszwischenergebnisregister (14) sowie eine Mehrzahl von Ein-Bit-Volladdierern (16 0 , 16 1 , 16 2 , ...) von einer Ordnung (0) bis zu einer Ordnung (n-1), wobei jeder Ein-Bit-Volladdierer aus einem verschlüsselten Bit der Ordnung (i) des zweiten Operanden, aus einem verschlüsselten Übertragbit der Ordnung (i) aus dem Multiplikationszwischen- ergebnisregister (14) aus dem verschlüsselten Summenbit der nächsthöheren Ordnung (i+1) aus dem Multiplikationszwischenergebnisregister (14) ein verschlüsseltes Übertragbit für die Ordnung(i) und ein verschlüsselte Summenbit für die Ordnung (i) berechnet und im Multiplikationszwische-ergebnisregister (14) ablegt. Damit eine gleiche Schlüsselbasis für jede Ordnung beibehalten ist,ist eine Umverschlüsselungseinrichtung (20 i ) vorgesehen, die einen Umverschlüsselungs-Schlüssel aus einer Kombination der Verschlüsselungsparameter (k i ) und (k i+1 ) der betroffenen Stellen berechnet und dem entsprechenden Ein-Bit-Volladdierer (16 i ) zuführt. Der Carry-Save-Multiplizierer für verschlüsselte Daten speichert sämtliche Bits in den Registern in verschlüsselter Form und umfasst vorzugsweise einen Ein-Bit-Volladdierer, der direkt aus verschlüsselten Eingangsdaten verschlüsselte Ausgangsdaten berechnet. Der Carry-Save-Multiplizierer erzeugt somit an keiner Stelle Klartextdaten und ist vor direkten oder indirekten Angriffen sicher.
摘要翻译：用于加密的数据A进位保存乘法器包括第一操作数寄存器（10），第二操作数寄存器（12），倍增中间结果寄存器（14）和多个一个位全加器（160，161，162，...）的（顺序（0）最多的顺序（N-1），从所述第二操作数的从订单（ⅰ的加密进位位的顺序（ⅰ）的加密位）从Multiplikationszwischen-结果寄存器每一个位全加器 14）从来自乘法中间结果寄存器（14）的顺序（ⅰ的加密进位）和顺序（ⅰ的加密总和位）和Multiplikationszwische结果寄存器（14）存储的下一个较高阶（I + 1）的经加密的总和位计算。因此，一个相同的键基体保持对每个命令，一个Umverschlüsselungseinrichtung（20I）（KI）和（KI + 1）受影响的区域中，有从计算出的加密参数（相应的一个位全加器的组合提供了一种重加密密钥 16I）饲料。进位保存乘法器，用于加密数据存储在加密形式的寄存器中的所有的位，并且优选地包括直接从加密的输出数据的一比特全加法器的加密的输入数据计算出的。因此，进位保存乘法器产生无处明文数据，并从直接或间接的攻击安全。

9. 发明申请

WO2003060692A2 SCHIEBEVORRICHTUNG UND VERFAHREN ZUM VERSCHIEBEN 审中-公开
标题翻译：之前拍摄方向和方法MOVE
公开(公告)号：WO2003060692A2
公开(公告)日：2003-07-24
申请号：PCT/EP2003/000181
申请日：2003-01-10
申请人： INFINEON TECHNOLOGIES AG , GAMMEL, Berndt , KLUG, Franz , KNIFFLER, Oliver
发明人： GAMMEL, Berndt , KLUG, Franz , KNIFFLER, Oliver
IPC分类号： G06F7/00
CPC分类号： G06F5/01 , G06F21/72 , G06F2207/7219
摘要： Eine Schiebevorrichtung zum Verschieben einer ersten Stelle eines Datenworts, das aus einer Mehrzahl von Stellen besteht, an eine zweite Stelle, um ein verschobenes Datenwort zu erhalten, wobei die erste Stelle unter Verwendung eines ersten Verschlüsselungsparameters verschlüsselt ist, und wobei die zweite Stelle unter Verwendung eines zweiten Verschlüsselungsparameters verschlüsselt ist, umfasst eine Einrichtung (10) zum Verschieben der ersten Stelle des Datenworts an die zweite Stelle des Datenworts, eine Einrichtung (12) zum Umverschlüsseln der ersten Stelle von einer Verschlüsselung unter Verwendung des ersten Verschlüsselungsparameters in eine Verschlüsselung unter Verwendung des zweiten Verschlüsselungsparameters und eine Steuerung (14) zum Steuern der Einrichtung zum Verschlüsseln (10) und der Einrichtung zum Umverschlüsseln (12) so, dass die erste Stelle zunächst an die zweite Stelle geschoben und dann umverschlüsselt wird, oder dass die erste Stelle zunächst umverschlüsselt und dann an die zweite Stelle geschoben wird. Damit wird sichergestellt, dass immer entweder mit dem ersten Verschlüsselungsparameter oder mit dem zweiten Verschlüsselungsparameter verschlüsselte Daten verschoben werden, so dass Angriffe, um Klartextdaten auszuspähen, erschwert werden.
摘要翻译：一种用于在第二位置移由多个点中的一个数据字的第一位置，以获得移位的数据字，其中，所述第一位置是利用第一加密参数的加密，并且其中，使用所述第二位置移第二加密参数是加密的，包括装置10，用于将数据字的第一个地方转移到第二位数据字的，装置12，用于从加密使用所述第一加密参数成加密使用所述第二加密参数重新加密所述第一位置，以及控制器 14，用于控制用于加密10的装置和用于重新加密12的装置，使得所述第一位置首先被移动到第二位置，然后重新加密，或者说，首先最初umverschlüsse LT和随后被推到第二个站点。这确保了总是加密的数据被移动到所述第一加密参数或与所述第二加密参数，使得攻击来刺探明文数据困难。

10. 发明申请

WO2002091576A3 FREQUENZREGELSCHALTUNG 审中-公开
公开(公告)号：WO2002091576A3
公开(公告)日：2002-11-14
申请号：PCT/DE2002/001283
申请日：2002-04-08
申请人： INFINEON TECHNOLOGIES AG , SEDLAK, Holger , KNIFFLER, Oliver , WEDER, Uwe , GUO, Shuwei
发明人： SEDLAK, Holger , KNIFFLER, Oliver , WEDER, Uwe , GUO, Shuwei
IPC分类号： G06F1/08
摘要： Die Erfindung betrifft eine Frequenzregelschaltung zur stromverbrauchsabhängigen Taktversorgung einer Schaltungsanordnung. Die Frequenzregelschaltung besitzt eine Strommeßvorrichtung (2) zur Messung der momentanen Stromaufnahme der Schaltungsanordnung (1), eine steuerbare Taktversorgungsschaltung (4), die mit einem Takteingang der Schaltungsanordnung (1) verbindbar ist, und eine Steuervorrichtung (3) zur Ansteuerung der Taktversorgungsschaltung (4) aufgrund der gemessenen Stromaufnahme, wobei eine Erhöhung der Stromaufnahme der Schaltungsanordnung (1) eine Reduzierung der Taktfrequenz am Ausgang (6) der Taktversorgungsschaltung (4) bewirkt. Durch diese Schaltung ist es sichergestellt, daß eine maximal zulässige Stromaufnahme nicht überschritten wird, gleichzeitig aber eine maximale Leistung der Schaltung durch maximale Taktfrequenz ermöglicht ist.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式