专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2011038912A1 VORRICHTUNG ZUM MODIFIZIEREN EINER WECHSELSPANNUNG, WECHSELSPANNUNG MIT ÜBERLAGERTEM DATENSIGNAL, VERFAHREN ZUR DATENÜBERTRAGUNG, VERWENDUNG EINES EMPFÄNGERS, SOWIE KOMMUNIKATIONSARCHITEKTUR 审中-公开
标题翻译：设备进行修改交流电压，交流电压叠加的数据信号，方法进行数据传输，使用的接收器，和通信体系结构
公开(公告)号：WO2011038912A1
公开(公告)日：2011-04-07
申请号：PCT/EP2010/005965
申请日：2010-09-30
申请人： AIZO AG , KEMMLER, Wolfgang , TRAMM, Matthias , BRÖCKMANN, Eckhard , TROLLHAGEN, Daniel , BECK, Wilfried
发明人： KEMMLER, Wolfgang , TRAMM, Matthias , BRÖCKMANN, Eckhard , TROLLHAGEN, Daniel , BECK, Wilfried
IPC分类号： H02J13/00
CPC分类号： H02M5/293 , H04B3/54 , H04B2203/5412 , H04B2203/542 , H04B2203/5458 , Y10T307/25
摘要： Vorrichtung (1) zum Modifizieren einer Wechsel Spannung, wobei die Vorrichtung (1) über einen Eingang (1) zum Verbinden mit einer Wechselspannungsquelle und einen Ausgang (3) zum Verbinden mit einem Lastkreis verfügt. Die Vorrichtung (1) weist einen Unterbrecher (15) auf, welcher so ausgestaltet ist, dass innerhalb mindestens eines Zeitfensters (35) der Ausgang (3) von der Wechselspannungsquelle trennbar ist, wobei das Zeitfenster (35) einen zeitlichen Abstand (36) vom Nulldurchgang (40) der Spannung der Wechselspannungsquelle aufweist. Die Vorrichtung weist am Ausgang (3) einen Terminator (20) auf, welcher insbesondere gemeinsam mit dem Unterbrecher (15) so ausgestaltet ist, dass im Zeitfenster (35) die Spannung am Ausgang (3) der Vorrichtung (1) einen vordefinierten oder vordefinierbaren Wert (37) aufweist. Ausserdem weist die Vorrichtung (1) einen Pulsformgenerator (8) zur Erzeugung einer vorbestimmten oder vorbestimmbaren Pulsform und Kontrollmittel (4) auf, welche den Terminator (20) und den Unterbrecher (15) so ansteuern, dass die Spannungskurve am Ausgang (3) der Vorrichtung (1) entsprechend der durch den PuIsformgenerator (8) vorgegebenen Pulsform modifizierbar ist.
摘要翻译：装置（1），用于修改的交流电压，其中，所述装置（1）通过输入（1），用于连接到AC电压源和用于连接到一个负载电路的特征的输出端（3）。所述装置（1）具有一个中断器（15），其被设计为使得所述AC电压源的输出端（3）中的至少一个时间窗口（35）内的是可分离，其中所述时间窗（35）的时间间隔（36），从所述交流电源的电压的零交叉（40）具有。该设备包括在所述输出端（3）终止子（20）在其上，特别是与断续器（15）一起被设计为使得在输出端的是，在时间窗口（35）预先规定的预定义的或电压（3）的装置（1）的包括一个值（37）。此外，该装置（1）具有用于产生预定或可预定的脉冲形状和控制装置（4），其驱动所述终止子（20）和所述断路器（15），以使得脉冲形状发生器（8）的输出处的电压曲线（3）的是通过PuIsformgenerator（8）规定的脉冲形状相对应的修改的装置（1）。

2. 发明申请

WO2004079564A2 PROZESSOR MIT VERSCHIEDENARTIGEN STEUERWERKEN FÜR GEMEINSAM GENUTZTE RESSOURCEN 审中-公开
标题翻译：与不同类型的控制处理器适用于共享资源
公开(公告)号：WO2004079564A2
公开(公告)日：2004-09-16
申请号：PCT/CH2004/000106
申请日：2004-03-01
申请人： BRIDGECO AG , BÖSCH, Thomas , THALMANN, Markus , TRAMM, Matthias
发明人： BÖSCH, Thomas , THALMANN, Markus , TRAMM, Matthias
IPC分类号： G06F9/318
CPC分类号： G06F9/30181
摘要： Ein Prozessor umfasst mehreren Steuerwerke (CUl, CU2, ..., CUN, CUFG, COMCU) sowie Funktionsblöcke (MB, CG, FG), auf welche die Steuerwerke (CU1, CU2, ..., CUN, CUFG, COMCU) gemeinsam zugreifen können. Ferner umfasst er eine zentrale Steuerung (CCU), welche den Zugriff der Steuerwerke (CUl, CU2, ..., CUN, CUFG, COMCU) auf die Funktionsblöcke (MB, CG, FG) festlegt. Mindestens zwei Steuerwerke sind als Steuerwerke von verschiedenem Typ (FD, as-FD, as-HW, r-HW) ausgebildet.
摘要翻译：一种处理器，包括多个控制单元（CUL，CU2，...，村，CUFG，COMCU）和功能块（MB，CG，FG）到所述控制单元（CU1，CU2，...，村，CUFG，COMCU）一起可以访问。此外，它包括中央控制单元（CCU），其中，所述控制单元的访问（CUL，CU2，...，村，CUFG，COMCU）限定了功能块（MB，CG，FG）。至少两个控制单元被设计成不同类型的控制单元（FD，作为-FD，作为-HW，R-HW）。

3. 发明申请

WO2010026485A1 VERY LONG INSTRUCTION WORD ARCHITECTURE WITH MULTIPLE DATA QUEUES 审中-公开
标题翻译：非常长的指令字结构与多个数据队列
公开(公告)号：WO2010026485A1
公开(公告)日：2010-03-11
申请号：PCT/IB2009/006886
申请日：2009-09-08
申请人： BRIDGECO AG , TRAMM, Matthias , STADLER, Manfred , HITZ, Christian
发明人： TRAMM, Matthias , STADLER, Manfred , HITZ, Christian
IPC分类号： G06F9/38
CPC分类号： G06F9/3889 , G06F9/38 , G06F9/3824 , G06F9/3828 , G06F9/383 , G06F9/3853 , G06F9/3871
摘要： A processor may include a plurality of processing units for processing instructions, where each processing unit is associated with a discrete instruction queue. Data is read from a data queue selected by each instruction, and a sequencer manages distribution of instructions to the plurality of discrete instruction queues.
摘要翻译：处理器可以包括用于处理指令的多个处理单元，其中每个处理单元与离散指令队列相关联。从每个指令选择的数据队列中读取数据，并且定序器管理指令分配给多个离散指令队列。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式