专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

51. 发明申请

WO2008022008A3 IMPROVING SIGNAL -TO- NOISE RATIO WHEN USING FEWER BITS THAN THE NUMBER OF OUTPUT BITS OF AN ANALOG TO DIGITAL CONVERTER 审中-公开
标题翻译：当使用比模拟输出比特数少的数位转换器时，提高信号噪声比
公开(公告)号：WO2008022008A3
公开(公告)日：2008-10-30
申请号：PCT/US2007075657
申请日：2007-08-10
申请人： TEXAS INSTRUMENTS INC , VISWANATHAN NAGARAJAN , VENKATARAMAN JAGANNATHAN , KIRAN GANESH
发明人： VISWANATHAN NAGARAJAN , VENKATARAMAN JAGANNATHAN , KIRAN GANESH
IPC分类号： H03M3/00 , H03M1/06 , H03M1/10 , H03M1/12
CPC分类号： H03M7/3042 , H03M7/3026
摘要： Improving signal-to-noise ratio (SNR) when using fewer bits than the number of output bits of an ADC as digital representation of the strength of the samples of an input signal (210). In an embodiment, an ADC generates digital values of H bits by sampling an input signal at corresponding time instances. An error signal representing the (H-N) least significant bits of the H-bit digital values is processed to determine respective filtered values, which are respectively added to the corresponding ones of the H-bit digital values. The (H- N) bits of the resulting added values are dropped to generate N bit values. The N bit values thus generated may have improved SNR at least in a band of interest, as desired.
摘要翻译：当使用比ADC的输出位数少的位作为输入信号样本的强度的数字表示时，提高信噪比（SNR）（210）。在一个实施例中，ADC通过在相应时刻对输入信号进行采样来生成H位的数字值。表示H位数字值的（H-N）最低有效位的误差信号被处理以确定相应的滤波值，它们分别被加到相应的H位数字值上。产生的相加值的（H-N）位被丢弃以产生N位值。根据需要，如此生成的N比特值可以至少在感兴趣的频带中具有改善的SNR。

52. 发明申请

WO2008095975A1 CLOCK GENERATOR 审中-公开
标题翻译：时钟发生器
公开(公告)号：WO2008095975A1
公开(公告)日：2008-08-14
申请号：PCT/EP2008/051494
申请日：2008-02-07
申请人： TEXAS INSTRUMENTS LIMITED , PICKERING, Andrew
发明人： PICKERING, Andrew
IPC分类号： H03K5/135 , H03K5/151 , H03M1/06
CPC分类号： H03K5/1515 , H03K5/135
摘要： The present invention provides a data capture circuit, such as an analogue-digital converter (ADC), with a first latch having an input for receiving a data input signal; a first sense amplifier having an input coupled to an output of the first latch; a second latch having an input coupled to the output of the first sense amplifier and an output providing a first data output; and a clock generator, the clock generator comprising: a third latch having an input for receiving a first clock signal; a second sense amplifier having an input coupled to an output of said third latch; and a fourth latch having an input coupled to an output of said second sense amplifier and an output providing a first adjusted clock signal, wherein said first and third latches are substantially the same, the first and second sense amplifier are substantially the same and the second and fourth latches are substantially the same.
摘要翻译：本发明提供了一种诸如模数转换器（ADC）的数据采集电路，其中第一锁存器具有用于接收数据输入信号的输入端; 第一读出放大器，具有耦合到第一锁存器的输出的输入; 第二锁存器，其具有耦合到所述第一读出放大器的输出的输入端和提供第一数据输出的输出; 以及时钟发生器，所述时钟发生器包括：第三锁存器，具有用于接收第一时钟信号的输入; 第二读出放大器，具有耦合到所述第三锁存器的输出的输入; 以及第四锁存器，其具有耦合到所述第二读出放大器的输出的输入端和提供第一调整时钟信号的输出，其中所述第一和第三锁存器基本相同，所述第一和第二读出放大器基本上相同，第四锁存器基本相同。

53. 发明申请

WO2008073528A1 METHOD AND APPARATUS FOR DETECTING THE PRESENCE OF A SIGNAL IN A FREQUENCY BAND USING NON-UNIFORM SAMPLING 审中-公开
标题翻译：使用非均匀采样检测频段中信号的存在的方法和装置
公开(公告)号：WO2008073528A1
公开(公告)日：2008-06-19
申请号：PCT/US2007/074682
申请日：2007-07-30
申请人： MOTOROLA, INC. , LUTHRA, Ajay K.
发明人： LUTHRA, Ajay K.
IPC分类号： H03M1/06 , H03H17/02
CPC分类号： H04L27/265 , H03M1/1265
摘要： A method and apparatus for detecting the presence of a signal in a frequency band using non-uniform sampling includes an analog to digital converter (ADC) (110) for sampling an analog input signal (105) to create discrete signal samples (115), an ADC exciter (120) for exciting the ADC to sample at non-uniform time periods, a digital filter (130) for converting the discrete signal samples into an energy versus frequency spectrum (300), and an energy comparator (140) coupled to an output of the digital filter. The energy comparator (140) detects the presence of any frequency bands exceeding an energy setpoint.
摘要翻译：用于使用非均匀采样来检测频带中的信号的存在的方法和装置包括用于对模拟输入信号（105）进行采样以产生离散信号样本（115）的模数转换器（ADC）（110）用于激励ADC以非均匀时间周期采样的ADC激励器（120），用于将离散信号样本转换成能量对频谱（300）的数字滤波器（130），以及耦合到数字滤波器的输出。能量比较器（140）检测超过能量设定点的任何频带的存在。

54. 发明申请

WO2008049602A1 MESSVERTÄRKUNGSVORRICHTUNG UND- VERFAHREN 审中-公开
标题翻译： MESSVERTÄRKUNGSVORRICHTUNG和程序
公开(公告)号：WO2008049602A1
公开(公告)日：2008-05-02
申请号：PCT/EP2007/009231
申请日：2007-10-24
申请人： SARTORIUS AG , FELDOTTE, Heinrich , KLAUER, Alfred
发明人： FELDOTTE, Heinrich , KLAUER, Alfred
IPC分类号： H03M1/06 , H03M1/52 , G01R17/10
CPC分类号： H03M1/0607 , G01R17/10 , H03M1/52
摘要： Die Erfindung bezieht sich auf Messverstärkungsverfahren und -Vorrichtungen zur Erfassung einer Verstimmung einer mit einer bipolaren, rechteckförmigen Speisespannung (U s ) gespeisten Messbrücke (10) unter Anwendung integrierender A/D-Wandlung. Die Erfindung zeichnet sich dadurch aus, dass eine bei der A/D-Wandlung verwendete Referenzspannung (U ref ) Polaritätswechseln unterworfen wird, die mit den Polaritätswechseln der Speisespannung (U s ) synchronisiert sind. Durch Aufsummierung einer geraden Anzahl von Einzelmessungen werden Offset und Drift vollständig eliminiert.
摘要翻译：本发明涉及测量放大的方法和设备，用于检测一个失谐具有双极方波供电电压（U _{取值）供电的测量电桥（10），使用积分A / D转换。本发明的特征在于，在A / D转换中使用的基准电压（U _{REF ）的极性变化进行到电源电压的极性变化（U _{取值）是同步的。通过总结偶数单独测量的偏移和漂移完全消除。}}}

55. 发明申请

WO2008006337A1 VERFAHREN ZUR VERARBEITUNG VON OFFSET-BEHAFTETEN SENSORSIGNALEN SOWIE FÜR DIE DURCHFÜHRUNG DES VERFAHRENS AUSGEBILDETE SENSORANORDNUNG 审中-公开
标题翻译：一种用于处理偏移造成的传感器信号以及实施过程中受过训练的传感器装置
公开(公告)号：WO2008006337A1
公开(公告)日：2008-01-17
申请号：PCT/DE2007/001157
申请日：2007-06-29
申请人： FRAUNHOFER-GESELLSCHAFT ZUR FÖRDERUNG DER ANGEWANDTEN FORSCHUNG E.V. , HACKNER, Michael , HOHE, Hans-Peter
发明人： HACKNER, Michael , HOHE, Hans-Peter
IPC分类号： H03M3/00 , H03M1/06 , G01R33/07 , H01L43/04 , H03F3/45
CPC分类号： G01R33/07 , G01R33/075 , H01L43/04 , H03F3/3022 , H03F3/387 , H03F3/393 , H03F3/45744 , H03F3/45968 , H03F2200/261 , H03F2203/45212
摘要： Die vorliegende Erfindung betrifft ein Verfahren sowie eine Sensor-Anordnung zur Verarbeitung von mit einem Offset-behafteten Sensor-Signalen eines Sensors (6), der in mehreren Messzyklen mit aufeinander folgenden Phasen mit unterschiedlicher Ansteuerung betrieben wird. Bei dem vorliegenden Verfahren werden vor der Verstärkung durch eine Modulation (1) die Sensorsignale von n Phasen jedes Messzyklus mit negativem Vorzeichen und die Sensorsignale der verbleibenden n Phasen des Messzyklus mit positivem Vorzeichen gewichtet. Von den Sensor-Signalen von jeweils zwei der Phasen, die mit unterschiedlichem Vorzeichen gewichtet wurden und nach der Modulation (1) einen Offset gleichen Vorzeichens aufweisen, wird vor der Verstärkung ein aus den Sensorsignalen der zwei Phasen gemittelter Offset abgezogen. Durch eine Demodulation (3) nach dem Verstärker (9) und eine Summation über die digitalisierten Signale jedes Messzyklus werden die künstlich erzeugten Offsets wieder eliminiert. Das Verfahren und die zugehörige Sensor-Anordnung haben den Vorteil, dass sich der Aussteuerbereich des Verstärkers (9) sowie des für eine Digitalisierung der Signale eingesetzten Analog/Digital-Wandlers (10) wesentlich besser an die Sensorsignale anpassen lässt, so dass eine höhere Auflösung bei der Messung erreicht wird.
摘要翻译：本发明涉及一种具有传感器（6），其在多个具有不同驱动连续阶段测量周期的操作的偏移影响的传感器的信号进行处理的方法和传感器装置。在本过程中的每个测量周期的n个相位的传感器信号被加权带负号和由调制（1）扩增之前正号测量周期的其余的n相的传感器信号。从各相的每两个其中进行了加权不同符号的，并且调制后（1）具有相同符号的偏移的传感器信号，被扩增之前去除，一个从两个相的传感器信号的平均偏移量。由解调（3）所述放大器（9）和每个测量周期的数字化的信号的总和的，偏移生成人工再次消除。该方法和相关联的传感器装置是放大器（9）和所述动态范围的用于信号A / D转换器（10）的数字化可以适于好得多的传感器信号的优点，使得更高分辨率的在测量得以实现。

56. 发明申请

WO2007147891A1 DIGITAL-TO-ANALOG CONVERTER WITH CONTROLLED BUFFERED INPUTS 审中-公开
标题翻译：具有控制缓冲输入的数字到模拟转换器
公开(公告)号：WO2007147891A1
公开(公告)日：2007-12-27
申请号：PCT/EP2007/056253
申请日：2007-06-22
申请人： ANALOG DEVICE, INC. , COSGRAVE, Gavin
发明人： COSGRAVE, Gavin
IPC分类号： H03M1/06 , H03M1/68 , H03M1/66
CPC分类号： H03M1/0612 , H03M1/662 , H03M1/687
摘要： A DAC circuit is provided which implements a buffered DAC input where the buffer is provided by a differential amplifier whose supply rail is correlated with the input to the DAC. In this way it is possible to buffer the circuitry using amplifiers whose open loop gain specifications may be relaxed without affecting the linearity performance of the DAC.
摘要翻译：提供DAC电路，其实现缓冲DAC输入，其中缓冲器由差分放大器提供，其差分放大器的电源轨与DAC的输入相关。以这种方式，可以使用放大器对电路进行缓冲，其开环增益规格可以放宽，而不影响DAC的线性性能。

57. 发明申请

WO2007010456A3 SIGNAL PROCESSOR HAVING A SAMPLING ARRANGEMENT AND A FOLDING COMPENSATOR 审中-公开
标题翻译：具有采样布置的信号处理器和折叠补偿器
公开(公告)号：WO2007010456A3
公开(公告)日：2007-04-05
申请号：PCT/IB2006052384
申请日：2006-07-13
申请人： KONINKL PHILIPS ELECTRONICS NV , SCHAPENDONK EDWIN , HAANSTRA JAN H , TRAA WILLEBRORDUS G
发明人： SCHAPENDONK EDWIN , HAANSTRA JAN H , TRAA WILLEBRORDUS G
IPC分类号： H03M1/06 , H03M1/12
CPC分类号： H03M1/0629 , H03M1/1225 , H03M1/1245
摘要： In a signal processor, a sampling arrangement (SH11, S12, SH13, ADC1) samples at least a first signal (YA) and a second signal (UA, VA) so as to obtain sampled first signal (YD1) and a sampled second signal (UD1, VD1), respectively. A folding compensator (LPF11, LPF12, LPF13, SUB11, SUB12, MUX12) compensates for a folding component in the sampled first signal (YD1) on the basis of a spectral portion of the sampled second signal (UD1, VD1) that is substantially free of components that originate from the second signal (UA, VA).
摘要翻译：在信号处理器中，采样装置（SH11，S12，SH13，ADC1）至少采样第一信号（YA）和第二信号（UA，VA）采样，以获得采样的第一信号（YD1）和采样的第二信号（UD1，VD1）。折叠补偿器（LPF11，LPF12，LPF13，SUB11，SUB12，MUX12）基于取样的第二信号（UD1，VD1）的光谱部分基本上是空闲的，补偿采样的第一信号（YD1）中的折叠分量的来自第二信号（UA，VA）的组件。

58. 发明申请

WO2006071635A3 USING A PARAMETRIC MEASUREMENT UNIT FOR CONVERTER TESTING 审中-公开
标题翻译：使用参数测量单元进行转换器测试
公开(公告)号：WO2006071635A3
公开(公告)日：2006-11-02
申请号：PCT/US2005046132
申请日：2005-12-16
申请人： TERADYNE INC , WALKER ERNEST P , SARTSCHEV RONALD A
发明人： WALKER ERNEST P , SARTSCHEV RONALD A
IPC分类号： H03M1/10 , H03M1/06
CPC分类号： H03M1/1071
摘要： In one aspect, the invention is an integrated circuit (IC) for use in testing an analog-to-digital (ADC) converter includes a first channel of a parametric measurement unit (PMU) configured to send a force signal to the ADC. The IC also includes a first digital-to-analog converter (DAC) connected to the first channel of the PMU. The DAC has a DC level of accuracy of less than 1 millivolt.In another aspect, the invention is an integrated circuit (IC) for use in testing a digital-to-analog-converter-device-under-test (DACDUT). The IC includes a first channel of a parametric measurement unit (PMU) configured to send a force signal to the DACDUT and including an output port for taking measurements, a first digital-to-analog converter (DAC) connected to the first channel of the PMU and a PMU measurement path connected to the output port having a DC level of accuracy of less than 1 mV.
摘要翻译：一方面，本发明是用于测试模数（ADC）转换器的集成电路（IC），包括被配置为向ADC发送强制信号的参数测量单元（PMU）的第一通道。该IC还包括连接到PMU的第一通道的第一个数模转换器（DAC）。 DAC具有小于1毫伏的精度的DC电平。另一方面，本发明是用于测试数模转换器器件（DACDUT）的集成电路（IC）。 IC包括被配置为向DACDUT发送强制信号并包括用于进行测量的输出端口的参数测量单元（PMU）的第一通道，连接到第一通道的第一数模转换器（DAC） PMU和连接到具有小于1mV的精度的DC电平的输出端口的PMU测量路径。

59. 发明申请

WO2006053204B1 TWO-BIT OFFSET CANCELLING A/D CONVERTER WITH IMPROVED COMMON MODE REJECTION AND THRESHOLD SENSITIVITY 审中-公开
标题翻译：双位偏移取消A / D转换器，具有改进的共通模式抑制和阈值灵敏度
公开(公告)号：WO2006053204B1
公开(公告)日：2006-07-13
申请号：PCT/US2005040902
申请日：2005-11-10
申请人： U NAV MICROELECTRONICS CORP , MAKAREM RABIH , LAM KWAI-KWONG K
发明人： MAKAREM RABIH , LAM KWAI-KWONG K
IPC分类号： G01S19/25 , H03M1/06 , G01S19/34 , G01S19/35 , G01S19/37
CPC分类号： H03M1/0607 , G01R31/2884 , G01R31/31715 , G01R31/31721 , G01S19/235 , G01S19/34 , G01S19/35 , G06F1/08 , H03F3/189 , H03F2200/294 , H03F2200/372 , H03L7/099 , H03L7/10 , H03L7/18
摘要： A two-bit offset canceling A/D converter with improved common mode rejection and threshold sensitivity for use in GPS receivers. A device in accordance with the present invention comprises a level shifter, the level shifter receiving a positive signal and a negative signal, the level shifter shifting the positive signal and the negative signal such that a difference between the positive signal and the negative signal is larger than a threshold value, and a comparator, coupled to the level shifter, the comparator providing as outputs of the comparators a sign bit and two magnitude bits wherein the comparator comprises a plurality of switched capacitor amplifiers.
摘要翻译：具有改进的共模抑制和阈值灵敏度的两位偏移消除A / D转换器，用于GPS接收机。根据本发明的装置包括电平移位器，电平移位器接收正信号和负信号，电平移位器将正信号和负信号移位，使得正信号和负信号之间的差较大比较器，耦合到电平移位器，比较器提供比较器的输出，符号位和两个幅度位，其中比较器包括多个开关电容放大器。

60. 发明申请

WO2006036900A1 HIGH-SPEED AND HIGH-ACCURACY DIGITAL-TO-ANALOG CONVERTER 审中-公开
标题翻译：高速和高精度数字到模拟转换器
公开(公告)号：WO2006036900A1
公开(公告)日：2006-04-06
申请号：PCT/US2005/034441
申请日：2005-09-22
申请人： QUALCOMM INCORPORATED , SEO, Dongwon
发明人： SEO, Dongwon
IPC分类号： H03M1/06 , H03F1/32
CPC分类号： H03K17/04106 , H03M1/745
摘要： A high-speed, high-accuracy DAC has multiple current switches. Each current switch includes a current source that provides a reference current, first and second circuit elements that couple to the current source, and first and second transistors that couple to the first and second circuit elements, respectively. The first transistor provides the reference current to a first output when enabled, and the second transistor provides the reference current to a second output when enabled. The first and second circuit elements provide source degeneration for the first and second transistors, extend the linear operating region for these transistors, and may be implemented with either transistors that are always turned on or resistors. The first and second transistors and the first and second circuit elements may be P-channel field effect transistors (P-FETs), N-channel field effect transistors (N-FETs), or transistors of some other type.
摘要翻译：高速，高精度DAC具有多个电流开关。每个电流开关包括提供耦合到电流源的参考电流，第一和第二电路元件以及耦合到第一和第二电路元件的第一和第二晶体管的电流源。当使能时，第一晶体管将参考电流提供给第一输出，并且当使能时，第二晶体管将参考电流提供给第二输出。第一和第二电路元件为第一和第二晶体管提供源极退化，扩展这些晶体管的线性工作区域，并且可以通过总是导通的晶体管或电阻来实现。第一和第二晶体管以及第一和第二电路元件可以是P沟道场效应晶体管（P-FET），N沟道场效应晶体管（N-FET）或其他类型的晶体管。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式