专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明申请

WO2014138041A2 DELAY APPARATUS, NUCLEAR MEDICINE IMAGING DEVICE, DELAY METHOD, AND CALIBRATION METHOD 审中-公开
标题翻译：延迟装置，核医学成像装置，延迟方法和校正方法
公开(公告)号：WO2014138041A2
公开(公告)日：2014-09-12
申请号：PCT/US2014020263
申请日：2014-03-04
申请人： TOSHIBA KK , TOSHIBA MEDICAL SYS CORP , MANN GREGORY J
发明人： MANN GREGORY J
IPC分类号： G04F10/00 , H03H11/26 , H03M1/06
CPC分类号： G04F10/005 , G01T1/2985 , H03H11/265 , H03M1/0617 , H03M1/1009
摘要： A delay apparatus of an embodiment is an apparatus for delaying a signal to a plurality of chain-based time-to-digital circuits (TDCs) and includes a plurality of propagation path devices each connected to a respective one of the plurality of TDCs. Each propagation path device is configured to delay a common start signal sent to each propagation path device by a selectable amount based on a delay selection signal received by the propagation path device, and to transmit the delayed start signal to the respective one of the TDCs.
摘要翻译：实施例的延迟装置是用于将信号延迟到多个基于链的时间数字电路（TDC）的装置，并且包括多个传播路径装置，每个连接到多个TDC中的相应一个TDC。每个传播路径设备被配置为基于由传播路径设备接收的延迟选择信号将发送到每个传播路径设备的公共起始信号延迟可选择的量，并将延迟的起始信号发送到相应的一个TDC。

32. 发明申请

WO2014095247A1 UMFORMERSCHALTUNG MIT EINER STROMSCHNITTSTELLE SOWIE MEßGERÄT MIT EINER SOLCHEN UMFORMERSCHALTUNG 审中-公开
标题翻译：有电源接口和转换电路测量设备这样的转换器电路
公开(公告)号：WO2014095247A1
公开(公告)日：2014-06-26
申请号：PCT/EP2013/074632
申请日：2013-11-25
申请人： ENDRESS+HAUSER FLOWTEC AG
发明人： SIMON, Antoine , KLEIN, Francois
IPC分类号： H03M1/06 , H03M1/66
CPC分类号： H03M1/0612 , H03M1/66
摘要： Die Umformerschaltung dient dem Wandeln eines einen zeitlichen Verlauf einer zeitlich veränderlichen physikalischen und/oder chemischen Meßgröße (x) repräsentierenden digitalen Meßsignals (x D ) in ein von nämlichem digitalen Meßsignal abhängiges analoges Meßwertsignal mit einem Signalstrom (i x ) von dem eine Stromstärke einen Meßwert (X) für die Meßgröße repräsentiert. Dafür umfaßt die Umformerschaltung eine Stromschnittstelle mit einem Steuereingang (l ctrl_in ), mit einem Stromsignalausgang (l1, l2), und mit einem Stromausgang (I D_out ). Darüberhinaus umfaßt die Umformerschaltung einen Mikroprozessor mit einem Meßsignaleingang (x D_in ) für das digitale Meßsignal (x D ), mit einem mit dem Stromsignalausgang (l IST_out ) der Stromschnittstelle verbundenen Stromsignaleingang (l D_in ) und mit einem mit dem Steuereingang (l ctrl_in ) der Stromschnittstelle verbundenen Steuerausgang (l ctrl_out ). Die Stromschnittstelle ist dafür eingerichtet, den Signalstrom durch den Stromausgang fließen zu lassen und währenddessen sowohl die Stromstärke auf einen einem am Steuereingang (l ctrl_in ) momentan angelegten Steuerwert (W D,j ) entsprechenden stationären Stromstärkepegel (l x ) einzuregeln, als auch am Stromsignalausgang (l IST_out ) eine Stromwertefolge (i D ) auszugeben. Ferner ist der Mikroprozessor dafür eingerichtet, basierend auf dem digitalen Meßsignal (X D ) eine Meßwertefolge zu generieren, und basierend darauf eine Steuerwertefolge (w D ) zu generieren und am Steuerausgang auszugeben sowie anhand der Steuerwertefolge (w D ) und der Stromwertefolge (i D ) die Stromschnittstelle zu überwachen und/oder zu überprüfen.
摘要翻译：该转换器电路用于在nämlichem数字测量信号相关的模拟测量值信号中的一个转换为时变物理和/或化学处理变量（x）代表所述数字测量信号（XD）的的时间特性和信号电流（IX），从该电流的测量值（X ）表示用于过程变量。为此，转换器电路包括电流接口的控制输入端（lctrl_in），与电流信号输出（L1，L2），以及具有电流输出（ID_out）。此外，逆变器电路包括与所述电流接口控制输出的测量信号输入（xD_in）用于数字测量信号（XD），连接到与所述电流接口的电流信号输入端（lD_in）的电流信号输出（lIST_out），并连接到一个控制输入端（lctrl_in）（lctrl_out微处理器）。当前接口适于允许流过电流的输出和在此期间，信号电流上的一个在控制输入端（lctrl_in）当前应用的控制值（WD，j）的对应的稳态电流电平（LX），以及对所述功率信号输出调节两个电流强度（lIST_out）值（ID），以输出的当前序列。另外，微处理器基于所述数字测量信号（XD），以产生一个Meßwertefolge适于，并且基于该值对控制输出和参考值（WD）和所述电流值（ID）的控制序列中，电流接口的控制序列（WD），生成并输出监测和/或审查。

33. 发明申请

WO2014060723A1 DIGITAL/ANALOGUE CONVERSION 审中-公开
标题翻译：数字/模拟转换
公开(公告)号：WO2014060723A1
公开(公告)日：2014-04-24
申请号：PCT/GB2013/052641
申请日：2013-10-10
申请人： WOLFSON MICROELECTRONICS PLC
发明人： LESSO, John Paul
IPC分类号： H03M1/06 , H03M1/70
CPC分类号： H03G3/001 , H03M1/0624 , H03M1/0626 , H03M1/0863 , H03M1/66 , H03M1/70
摘要： The application relates to digital to analogue conversion circuits having dynamic gain control. A digital variable gain element (102) may apply gain to an input digital signal (D IN ) upstream of a DAC (101) to make better use of the input range of the DAC and an analogue variable gain element (103) applies a compensating analogue gain. Again controller (201) has a gain allocation module (204) for controlling the allocation of gain between said digital and analogue variable gain elements in response to changes in a signal level of the input digital audio signal. In the present invention the gain allocation module is operable in first and second modes of operation where the response to reductions in signal level is slower in the first mode than in the second mode of operation. A low-level detector (202) monitors the input digital audio signal so as to detect a low-level part of the signal and the gain controller changes from the first mode to the second mode following detection o fa low-level part of the input digital audio signal. The response of the gain allocation module in the second mode is preferably fast enough such that the digital gain can be changed to a target setting suitable for the low-level part of the signal before it is received at the digital gain element.
摘要翻译：该应用涉及具有动态增益控制的数模转换电路。数字可变增益元件（102）可以对DAC（101）上游的输入数字信号（DIN）施加增益，以更好地利用DAC的输入范围，并且模拟可变增益元件（103）应用补偿模拟获得。再次，控制器（201）具有增益分配模块（204），用于响应于输入数字音频信号的信号电平的变化来控制所述数字和模拟可变增益元件之间的增益分配。在本发明中，增益分配模块可在第一和第二操作模式中操作，其中对第一模式的信号电平降低的响应比在第二操作模式中更慢。低电平检测器（202）监视输入数字音频信号，以便检测信号的低电平部分，并且增益控制器在检测到输入的低电平部分之后从第一模式改变到第二模式数字音频信号。增益分配模块在第二模式中的响应优选地足够快，使得数字增益可以在其在数字增益元件被接收之前被改变为适合于信号的低电平部分的目标设置。

34. 发明申请

WO2013177363A1 DIGITAL-TO-ANALOG-CONVERTER WITH RESISTOR LADDER 审中-公开
标题翻译：具有电阻梯的数字到模拟转换器
公开(公告)号：WO2013177363A1
公开(公告)日：2013-11-28
申请号：PCT/US2013/042362
申请日：2013-05-23
申请人： MICROCHIP TECHNOLOGY INCORPORATED
发明人： DIX, Gregory
IPC分类号： H03M1/76 , H03M1/06 , H03M1/68
CPC分类号： H03M1/785 , H03M1/06 , H03M1/682 , H03M1/765
摘要： A digital-to analog-converter (DAC) has a MSB resistor ladder with a plurality of series connected resistors, wherein the MSB resistor ladder is coupled between a first and second reference potential, a LSB resistor ladder with a plurality of series connected resistors, and a plurality of switching units for connecting one of the series connected resistors of the MSB resistor ladder with the LSB resistor ladder, wherein each switching unit has a first switch for connecting a first terminal of an associated MSB resistor with a first terminal of the LSB resistor ladder and a second switch for connecting a second terminal of the associated MSB resistor with a second terminal of the LSB resistor ladder and wherein each switch is configured form a resistor of similar value of the resistors of the LSB resistor ladder when switched on.
摘要翻译：数模转换器（DAC）具有带有多个串联电阻器的MSB电阻梯，其中MSB电阻器梯形耦合在第一和第二参考电位之间，LSB电阻梯与多个串联连接的电阻，以及多个开关单元，用于将MSB电阻梯的串联连接的电阻器中的一个连接到LSB电阻梯，其中每个开关单元具有用于将相关联的MSB电阻器的第一端子连接到LSB的第一端子的第一开关电阻梯和第二开关，用于将相关联的MSB电阻器的第二端子连接到LSB电阻器的第二端子，并且其中每个开关被配置为当开关时LSB电阻器梯形电阻器的电阻值类似的电阻器。

35. 发明申请

WO2013150361A3 PARALLEL DIGITAL TO ANALOG CONVERSION WITH IMAGE SUPPRESSION 审中-公开
标题翻译：并行数字到模拟转换与图像抑制
公开(公告)号：WO2013150361A3
公开(公告)日：2013-11-28
申请号：PCT/IB2013000576
申请日：2013-04-02
申请人： ERICSSON TELEFON AB L M
发明人： WYVILLE MARK
IPC分类号： H03M1/06 , H03M1/66
CPC分类号： H03M1/0629 , H03M1/662
摘要： A digital to analog conversion apparatus (100A) includes a plurality of gain/phase adjusters (112A, 112B, 112N) configured to receive a digital signal (114) and to output a plurality of adjusted digital input signals, a plurality of digital to analog converters (110A, 110B, 110N) coupled to respective ones of the plurality of gain/phase adjusters (112A, 112B, 112N) and configured to receive the adjusted digital input signals and to generate respective analog signals representative of the adjusted digital input signals, a plurality of phase shift elements (120A, 120B, 120N) coupled to respective ones of the plurality of digital to analog converters (110A, 110B; 110N) and configured to shift the phases of the analog signals generated by the digital to analog converters, and a combiner (130) coupled to the outputs of the plurality of digital to analog converters (110A, 110B, 110N) and configured to combine the respective phase-shifted analog signals to form an analog output signal (116).
摘要翻译：数模转换装置（100A）包括多个增益/相位调整器（112A，112B，112N），被配置为接收数字信号（114）并输出多个经调整的数字输入信号，多个数模转换装置转换器（110A，110B，110N），其耦合到所述多个增益/相位调整器（112A，112B，112N）中的相应的增益/相位调整器（112A，112B，112N）并且被配置为接收经调整的数字输入信号并产生表示经调整的数字输入信号的相应模拟信号，耦合到所述多个数模转换器（110A，110B; 110N）中的相应数字转换器（110A，110B; 110N）的多个相移元件（120A，120B，120N）并且被配置为移位由所述数模转换器产生的模拟信号的相位，以及耦合到所述多个数模转换器（110A，110B，110N）的输出的组合器（130），并且被配置为组合各个相移模拟信号以形成模拟输出信号（116）。

36. 发明申请

WO2013150361A2 PARALLEL DIGITAL TO ANALOG CONVERSION WITH IMAGE SUPPRESSION 审中-公开
标题翻译：并行数字到模拟转换与图像抑制
公开(公告)号：WO2013150361A2
公开(公告)日：2013-10-10
申请号：PCT/IB2013/000576
申请日：2013-04-02
申请人： TELEFONAKTIEBOLAGET LM ERICSSON (PUBL)
发明人： WYVILLE, Mark
IPC分类号： H03M1/06
CPC分类号： H03M1/0629 , H03M1/662
摘要： A digital to analog conversion apparatus includes a plurality of gain/phase adjusters configured to receive a digital signal and to output a plurality of adjusted digital input signals, a plurality of digital to analog converters coupled to respective ones of the plurality of gain/phase adjusters and configured to receive the adjusted digital input signals and to generate respective analog signals representative of the adjusted digital input signals, a plurality of phase shift elements coupled to respective ones of the plurality of digital to analog converters and configured to shift the phases of the analog signals generated by the digital to analog converters, and a combiner coupled to the outputs of the plurality of digital to analog converters and configured to combine the respective phase-shifted analog signals to form an analog output signal.
摘要翻译：数模转换装置包括多个增益/相位调整器，被配置为接收数字信号并输出多个经调整的数字输入信号，多个数模转换器耦合到多个增益/相位调整器并且被配置为接收经调整的数字输入信号并产生表示经调整的数字输入信号的相应模拟信号;多个相移元件，其耦合到所述多个数模转换器中的相应数字转换器，并且被配置为将所述模拟由数模转换器产生的信号，以及耦合到多个数模转换器的输出并被配置为组合各个相移的模拟信号以形成模拟输出信号的组合器。

37. 发明申请

WO2013040660A1 DIGITAL-TO-ANALOG CONVERTER WITH INTEGRATED FIR FILTER 审中-公开
标题翻译：具有集成FIR滤波器的数字到模拟转换器
公开(公告)号：WO2013040660A1
公开(公告)日：2013-03-28
申请号：PCT/BE2012/000043
申请日：2012-09-11
申请人： OP'T EYNDE, Frank
发明人： OP'T EYNDE, Frank
IPC分类号： H03M1/06
CPC分类号： H03M1/0626 , H03M1/0612 , H03M1/662 , H03M3/504
摘要： A Digital-to-Analog Cjonverter contains a digital shift register and a digital multiplexer. Durir g each input signal clock period, the Digital-to-Analog Converter is multiplexed in time to perform multiple conversions on samples stored in the shift register. In this way, a weighted average of seyeral signal samples is calculated, which corresponds to a FIR filter operation. Errors due! to Quantisation Noise, INL or DNL undergo the same FIR filter characteristic.
摘要翻译：数模转换器包含数字移位寄存器和数字多路复用器。在每个输入信号时钟周期内，数模转换器在时间上被多路复用，以对存储在移位寄存器中的样本进行多次转换。以这种方式，计算对应于FIR滤波器操作的信号采样的加权平均值。错误到期！到量化噪声，INL或DNL经历相同的FIR滤波器特性。

38. 发明申请

WO2012026941A1 ANALOG-TO-DIGITAL CONVERSION STAGE AND PHASE SYNCHRONIZATION METHOD FOR DIGITIZING TWO OR MORE ANALOG SIGNALS 审中-公开
标题翻译：用于数字化或更多模拟信号的模拟转数据转换阶段和相位同步方法
公开(公告)号：WO2012026941A1
公开(公告)日：2012-03-01
申请号：PCT/US2010/046914
申请日：2010-08-27
申请人： MICRO MOTION, INC. , HAYS, Paul, J. , MCANALLY, Craig, B.
发明人： HAYS, Paul, J. , MCANALLY, Craig, B.
IPC分类号： H03M1/06 , G01F1/84
CPC分类号： H03M1/06 , G01F1/8431 , G01F1/8436 , G01F1/8477 , H03M1/0678 , H03M1/12
摘要： An analog-to-digital conversion stage (300) includes three or more ADCs (303, 305, 307) that receive two or more analog signals, generate a first digitized signal from a first analog signal, generate at least a second digitized signal from at least a second analog signal to create two or more digitized signals, and generate one or more redundant digitized signals from the two or more analog signals. The one or more redundant digitized signals are generated substantially in parallel with the two or more digitized signals. A processing device (330) generates a phase drift value from a phase difference between a redundant digitized signal of the one or more redundant digitized signals and a corresponding digitized signal of the two or more digitized signals and compensates the corresponding digitized signal using the one or more phase drift values.
摘要翻译：模数转换级（300）包括三个或更多个接收两个或更多个模拟信号的ADC（303,305,307），从第一模拟信号产生第一数字化信号，从至少一个第二数字化信号至少第二模拟信号以产生两个或多个数字化信号，并且从两个或更多个模拟信号产生一个或多个冗余数字化信号。一个或多个冗余数字化信号基本上与两个或多个数字化信号并行地产生。处理装置（330）根据一个或多个冗余数字化信号的冗余数字化信号与两个或多个数字化信号的相应数字化信号之间的相位差产生相位漂移值，并使用该一个或多个数字化信号补偿相应的数字化信号更多的相位漂移值。

39. 发明申请

WO2011022789A1 VOLTAGE CONTROLLED OSCILLATOR (VCO ) BASED ANALOG-DIGITAL CONVERTER 审中-公开
标题翻译：电压控制振荡器（VCO）基于模数转换器
公开(公告)号：WO2011022789A1
公开(公告)日：2011-03-03
申请号：PCT/BE2009/000046
申请日：2009-08-28
申请人： OP 'T EYNDE, Frank
发明人： OP 'T EYNDE, Frank
IPC分类号： H03M1/06
CPC分类号： H03M1/0682 , H03M1/1215 , H03M1/60
摘要： A signal receiver contains a VCO-based Analog-to-Digital Converter. As a result, some building blocks can be migrated into the digital domain.
摘要翻译：信号接收器包含基于VCO的模数转换器。因此，一些构建块可以迁移到数字域中。

40. 发明申请

WO2010069365A1 METHODS AND APPARATUSES FOR ESTIMATION AND COMPENSATION OF NONLINEARITY ERRORS 审中-公开
标题翻译：非线性误差估计和补偿的方法和设备
公开(公告)号：WO2010069365A1
公开(公告)日：2010-06-24
申请号：PCT/EP2008/067663
申请日：2008-12-16
申请人： SIGNAL PROCESSING DEVICES SWEDEN AB , JOHANSSON, Håkan
发明人： JOHANSSON, Håkan
IPC分类号： H03M1/06 , H03H21/00
CPC分类号： H03M1/0626
摘要： An estimation unit (30, 30a-c) for estimating a nonlinearity error of a conversion circuit (10), such as an ADC, adapted to receive a continuous-time input signal and output a digital output signal. The continuous-time input signal is essentially bandlimited to an angular frequency band [ω 1 , ω 2 ], where ω 1 > ( L -1)π/ T , ω 2 L π/ T , L is a positive integer, and T is a sample period of the conversion circuit. The estimation unit (30, 30a-c) comprises an input port (32, 32a-c) for receiving a digital input signal having a first sample rate 1/T and an output port (34, 34a-c) for outputting a digital estimated error signal also having the first sample rate. For each integer P _ k in a set of integers, the estimation unit comprises a first linear filter unit (100- k ) for generating a first signal s 1 ( n ) as a linear function of the digital input signal, an interpolation unit (105- k ) for interpolating the first signal s 1 ( n ) to generate a second signal s 2 ( m ) having a second sample rate which is a factor L ⋅ R _ k higher than the first sample rate, wherein L ⋅ R _ k ≥ ω 2 ⋅ T ⋅ P _ k /π, a nonlinearity unit (110- k ) for generating a third signal s 3 ( m ) as ( s 2 ( m )) P _ k , and a second linear filter unit (115- k ) for generating a component of the estimated error signal based on the third signal s 3 ( m ), wherein said component has the first sample rate. Furthermore, the estimation unit comprises an adder circuit (117) for generating the estimated error signal as the sum of the components of the estimated error signal. Moreover, a compensation circuit (20) comprising the estimation unit, corresponding methods for estimating and compensating nonlinearity errors, a computer program product, a computer readable medium, and a hardware-description entity are also disclosed.
摘要翻译：一种用于估计适于接收连续时间输入信号并输出数字输出信号的诸如ADC的转换电路（10）的非线性误差的估计单元（30,30a-c）。连续时间输入信号本质上是限于角频带[α1，α2]，其中λ1>（L-1）p / T，Δ2Lp/ T，L是正整数，T是转换电路的采样周期。估计单元（30,30a-c）包括用于接收具有第一采样率1 / T的数字输入信号和用于输出数字信号的输出端口（34,34c）的输入端口（32，32a-c）估计误差信号也具有第一采样率。对于一组整数中的每个整数P_k，估计单元包括用于产生作为数字输入信号的线性函数的第一信号s 1（n）的第一线性滤波器单元（100-k），内插单元（105- k）用于内插第一信号s 1（n）以产生具有比第一采样率高的因子L·R_k的第二采样率的第二信号s 2（m），其中L·R_k =λ2·T ·P_k / p，用于将第三信号s 3（m）生成为（s 2（m））P _ k的非线性单元（110-k），以及用于产生分量的第二线性滤波器单元（115-k）基于第三信号s 3（m）的估计误差信号，其中所述分量具有第一采样率。此外，估计单元包括用于产生估计的误差信号作为估计的误差信号的分量之和的加法器电路（117）。此外，还公开了一种包括估计单元的补偿电路（20），用于估计和补偿非线性误差的相应方法，计算机程序产品，计算机可读介质和硬件描述实体。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式