专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明申请

WO2008067149B1 TURBO-ENCODING WITH CONTENTION-FREE INTERLEAVERS 审中-公开
标题翻译：涡轮编码与无间断的交换器
公开(公告)号：WO2008067149B1
公开(公告)日：2008-10-09
申请号：PCT/US2007084390
申请日：2007-11-12
申请人： MOTOROLA INC , NIMBALKER AJIT , BLANKENSHIP YUFEI W , CLASSON BRIAN K
发明人： NIMBALKER AJIT , BLANKENSHIP YUFEI W , CLASSON BRIAN K
IPC分类号： H03M13/27 , H03M13/29
CPC分类号： H03M13/2789 , H03M13/275 , H03M13/2903 , H03M13/2957 , H03M13/2996 , H03M13/6566
摘要： Methods and apparatus for turbo encoding are provided herein. During operation of the turbo encoder (101) the size of the turbo interleaver (201) is determined in dependence on the information block size and the appropriate interleaving parameters are selected. These parameters configure the turbo interleaver, which is a contention-free interleaver and which is based on either a quadratic permutation polynomial QPP interleaver or an almost regular permutation ARP interleaver. If the information block size does not match a supported interleaver size, then the information block is padded by means of filler bits insertion.
摘要翻译：本文提供了用于turbo编码的方法和装置。在turbo编码器（101）的操作期间，根据信息块大小来确定turbo交织器（201）的大小，并且选择适当的交织参数。这些参数配置作为无争用交织器的turbo交织器，其基于二次置换多项式QPP交织器或几乎规则的置换ARP交织器。如果信息块大小与支持的交织器大小不匹配，则通过填充比特插入填充信息块。

22. 发明申请

WO2007120314A3 HIERARCHICAL CODING FOR MULTICAST MESSAGES 审中-公开
标题翻译：多媒体信息的分层编码
公开(公告)号：WO2007120314A3
公开(公告)日：2008-10-09
申请号：PCT/US2006061628
申请日：2006-12-05
申请人： QUALCOMM INC , GOROKHOV ALEXEI , AGRAWAL AVNEESH , KEERTHI ARVIND VIJAY
发明人： GOROKHOV ALEXEI , AGRAWAL AVNEESH , KEERTHI ARVIND VIJAY
IPC分类号： H03M13/29
CPC分类号： H03M13/2945 , H03M13/2903 , H03M13/2948 , H03M13/2978 , H03M13/6362 , H03M13/6513 , H04L1/0041 , H04L1/005 , H04L1/0065 , H04L1/007 , H04L5/023 , H04L2001/0093 , H04N21/2381 , H04N21/2383 , H04N21/2402 , H04N21/2404 , H04N21/2405 , H04N21/6405 , H04N21/6408
摘要： Techniques for sending signaling information using hierarchical coding are described. With hierarchical coding, individual messages for users are encoded using multiple interconnected encoders such that (1) the message for each user is sent at a data rate suitable for that user and (2) a single multicast message is generated for the messages for all users. A base station determines data rates supported by the users and the code rates to achieve these data rates. Each data rate is determined by one or more code rates. Signaling information for the users is mapped to data blocks to be sent at different data rates. Each data block is then encoded in accordance with the code rate(s) associated with the data rate for that data block. A final coded block is generated for all users and transmitted. Each user performs the complementary decoding to recover the message sent to that user.
摘要翻译：描述使用分层编码发送信令信息的技术。使用分层编码，使用多个互连的编码器对用户的各个消息进行编码，使得（1）以适合于该用户的数据速率发送每个用户的消息，以及（2）为所有用户生成消息的单个多播消息。基站确定用户支持的数据速率和码率来实现这些数据速率。每个数据速率由一个或多个码率决定。将用户的信令信息映射到以不同数据速率发送的数据块。然后根据与该数据块的数据速率相关联的码率对每个数据块进行编码。为所有用户生成最终编码块并进行传输。每个用户执行补充解码以恢复发送给该用户的消息。

23. 发明申请

WO2008113598A1 METHOD AND DEVICE FOR PADDING OPTIMIZATION OF SEGMENTED TURBO CODES 审中-公开
标题翻译：用于对优化的涡轮编码进行优化的方法和装置
公开(公告)号：WO2008113598A1
公开(公告)日：2008-09-25
申请号：PCT/EP2008/002273
申请日：2008-03-20
申请人： NOKIA SIEMENS NETWORKS GMBH & Co. KG , FREDERIKSEN, Frank , RAAF, Bernhard
发明人： FREDERIKSEN, Frank , RAAF, Bernhard
IPC分类号： H03M13/29
CPC分类号： H03M13/13 , H03M13/2903 , H03M13/2957
摘要： The present invention provides a method for forming a bit sequence having a number of M bits from a bit sequence having a number of N bits, wherein M/2
摘要翻译：本发明提供一种用于从具有N个比特数的比特序列形成具有M比特数的比特序列的方法，其中M / 2

24. 发明申请

WO2005079507A3 METHOD AND APPARATUS FOR COMMUNICATIONS USING TURBO LIKE CODES 审中-公开
标题翻译：使用涡轮代码进行通信的方法和装置
公开(公告)号：WO2005079507A3
公开(公告)日：2008-01-24
申请号：PCT/US2005005321
申请日：2005-02-17
申请人： TRELLISWARE TECHNOLOGIES INC , CHUGG KEITH MICHAEL , GRAY PAUL KINGSLEY , DIMOU GEORGIOS DIMITRIOS , THIENNVIBOON PHUNSAK
发明人： CHUGG KEITH MICHAEL , GRAY PAUL KINGSLEY , DIMOU GEORGIOS DIMITRIOS , THIENNVIBOON PHUNSAK
IPC分类号： H03M13/03 , H03M13/00 , H03M13/25 , H03M13/29 , H04L1/00
CPC分类号： H04L1/0041 , H03M13/09 , H03M13/25 , H03M13/2903 , H03M13/2909 , H03M13/2939 , H03M13/2957 , H03M13/2972 , H03M13/2981 , H03M13/45 , H04L1/0066
摘要： The present invention relates to methods, apparatuses, and systems For performing data encoding involving encoding data bits, according to an outer convolutional (804) code to produce outer encoded bits processing the outer encoded bits using an interleaver (808) and a logical unit (812) to produce intermediate bits, wherein the logical unit (812) receives a first number of input bits and produces a second number of corresponding output bits, the second number being less than the first number, and wherein the logical unit (812) takes each of the first number of input bits into account in producing the second number of output bits, encoding the intermediate bits according to an inner convolutional code (806) to produce inner encoded bits, wherein the inner con\ olutional code is characterized by at least two states, and combining the data bits and the inner encoded bits to produce encoded outputs.
摘要翻译：本发明涉及方法，装置和系统为了执行根据外部卷积码（804）码来编码数据比特的数据编码，以产生使用交织器（808）和逻辑单元（808）处理外部编码比特的外部编码比特 812）以产生中间比特，其中所述逻辑单元（812）接收第一数量的输入比特并产生第二数量的对应的输出比特，所述第二数小于所述第一数，并且其中所述逻辑单元（812）取在产生第二数量的输出比特时考虑第一数量的输入比特中的每一个，根据内部卷积码（806）对中间比特进行编码以产生内部编码比特，其中内部对应码的特征在于至少两个状态，并组合数据位和内部编码位以产生编码输出。

25. 发明申请

WO2007140723A1 基于虚拟中继实现承载互通的方法、装置及系统审中-公开
公开(公告)号：WO2007140723A1
公开(公告)日：2007-12-13
申请号：PCT/CN2007/070062
申请日：2007-05-29
申请人：华为技术有限公司 , 汪大海
发明人：汪大海
IPC分类号： H04Q7/20 , H04Q7/22
CPC分类号： H04L65/1043 , G06F21/305 , G06F21/6209 , G06F21/74 , G06F21/88 , G06F2221/2105 , G06F2221/2115 , G11B20/10009 , G11B20/10425 , G11B20/22 , H03L7/091 , H03M7/4006 , H03M13/23 , H03M13/2903 , H03M13/2993 , H03M13/6356 , H03M13/6362 , H04B7/2628 , H04B10/25754 , H04J13/0077 , H04J13/16 , H04L1/0066 , H04L1/0068 , H04L9/085 , H04L9/304 , H04L12/4641 , H04L25/03038 , H04L25/497 , H04L41/06 , H04L43/0829 , H04L51/04 , H04L51/28 , H04L51/38 , H04L65/1006 , H04L65/1016 , H04M1/72533 , H04M3/42221 , H04M7/1295 , H04N19/109 , H04N19/139 , H04N19/625 , H04N19/91 , H04W4/12 , H04W4/14 , H04W8/245 , H04W8/26 , H04W52/30 , H04W72/042 , H04W76/12 , H04W88/085 , Y10S370/906 , Y10S370/907
摘要： A method to interconnect bearers based on virtual relay is disclosed. In this method, logic function units are configured with virtual relay data, and logic function control unit configured corresponding calling route and relay information for virtual relay data. The said logic function unit analyses topology and combines the virtual relay terminal in analyse result and other virtual relay terminal or true terminal. At the same time, the corresponding device and system to interconnect bearers based on virtual relay is disclosed also. In this invention, the problem of interconnection among gateways is solved, and the density of physical interface in a gateway need not be decreased, so it is benefit to pure TDM networks. Furthermore, this invention is simple to be deployed and does not rely on telecommunication services.

26. 发明申请

WO2006075218A3 CHANNEL ENCODING WITH TWO TABLES CONTAINING TWO SUB-SYSTEMS OF A Z SYSTEM 审中-公开
标题翻译：使用包含Z系统的两个子系统的两个表的通道编码
公开(公告)号：WO2006075218A3
公开(公告)日：2006-09-21
申请号：PCT/IB2005054421
申请日：2005-12-29
申请人： KONINKL PHILIPS ELECTRONICS NV , GANDER MARTIAL , MASSE OLIVIER A H
发明人： GANDER MARTIAL , MASSE OLIVIER A H
IPC分类号： H03M13/23
CPC分类号： H03M13/235 , H03M13/23 , H03M13/2903 , H03M13/2957 , H03M13/6505
摘要： A channel encoding method of calculating, using a programmable processor, a code identical with a code obtained with a hardware channel encoder. The method comprises: - a first step (112, 120; 222) of reading the result of a first sub-system of parallel XOR operations between shifted bits in a first pre-computed lookup table at a memory address determined from the value of the inputted bits, the first pre-computed lookup table storing any possible result of the first sub-system at respective memory addresses, and - at least a step (116, 124; 226) of carrying out an XOR operation between the read result and the result of a second sub-system of parallel XOR operations using an XOR instruction of the programmable processor.
摘要翻译：一种使用可编程处理器计算与由硬件信道编码器获得的代码相同的代码的信道编码方法。该方法包括： - 第一步骤（112,120; 222），在第一预先计算的查找表中的移位比特之间读取第一子系统的结果，所述第一子系统在由所述第一预先计算的查找表将所述第一子系统的任何可能的结果存储在相应的存储器地址处，以及至少步骤（116,124; 226），其在所述读取结果和使用可编程处理器的XOR指令的并行XOR操作的第二子系统的结果。

27. 发明申请

WO2006079442A1 FEHLERSCHUTZVERFAHREN UND FEHLERKORREKTURVERFAHREN SOWIE FEHLERSCHUTZVORRICHTUNG UND FEHLERKORREKTURVORRICHTUNG 审中-公开
标题翻译：差错保护处理和纠错的方法和防错装置和纠错装置
公开(公告)号：WO2006079442A1
公开(公告)日：2006-08-03
申请号：PCT/EP2005/057206
申请日：2005-12-29
申请人： SIEMENS AKTIENGESELLSCHAFT , PANDEL, Jürgen
发明人： PANDEL, Jürgen
IPC分类号： H03M13/29
CPC分类号： H03M13/2942 , H03M13/2903 , H03M13/2909 , H03M13/2927 , H03M13/35
摘要： Die Erfindung betrifft ein Fehlerschutzverfahren, bei dem für mehrere Quellensymbole Gruppen mit jeweils mindestens einem primären Redundanzsymbol generiert werden, wobei zumindest zwei Gruppen aus unterschiedlichen Kombinationen der Quellensymbole berechnet werden, die Gesamtheit der primären Redundanzsymbole in erste und zweite Redundanzsymbole aufgeteilt werden, aus den zweiten Redundanzsymbolen mindestens ein sekundäres Redundanzsymbol zur Rekonstruktion von mindestens einem der zweiten Redundanzsymbole erzeugt wird. Das Fehlerkorrekturverfahren ermittelt mindestens so viele zweite Redundanzsymbole aus zumindest einem Teil der empfangenen Quellensymbole, dass zumindest eines der übrigen, nicht ermittelten, zweiten Redundanzsymbole unter Verwendung der empfangenen sekundären Redundanzsymbole rekonstruierbar ist und rekonstruiert mit Hilfe zumindest eines der zweiten Redundanz- symbole und mindestens eines der empfangenen Quellensymbole mindestens ein Quellensymbol. Ferner betrifft die Erfindung auch eine Fehlerschutzvorrichtung, die eine Durchführung des Fehlerschutzverfahrens ermöglicht. Schließlich umfasst die vorliegende Erfindung auch eine Fehlerkorrekturvorrichtung, die das erfindungsgemäße Fehlerkorrekturverfahren realisiert.
摘要翻译：本发明涉及到生成错误保护的方法，其中多个源符号组，每个组具有至少一个伯冗余符号，其中至少两个基团都从源符号的不同组合计算，整个主冗余符号被划分成第一和第二冗余符号，从所述第二冗余符号通过的第二冗余符号的至少一个生成用于重建至少一个次级冗余符号。的纠错方法确定的至少为接收到的源符号中的至少一个部分的许多第二冗余符号的是中的至少一个剩余的，未测定，第二冗余符号可以使用接收到的次级冗余符号被重建并与第二冗余符号中的至少一个和中的至少一个的辅助重建接收源码元的至少一个源符号。此外，本发明还涉及一种防错装置，使执行差错保护的过程。最后，本发明还包括实现本发明的纠错方法的纠错装置。

28. 发明申请

WO03052997A3 METHOD AND APPARATUS FOR CODING BITS OF DATA IN PARALLEL 审中-公开
标题翻译：用于编码并行数据位的方法和设备
公开(公告)号：WO03052997A3
公开(公告)日：2003-10-09
申请号：PCT/US0240049
申请日：2002-12-12
申请人： QUALCOMM INC
发明人： HURT JAMES Y , HOWARD MICHAEL A , FUCHS ROBERT J
IPC分类号： H03M13/27 , H03M13/00 , H03M13/29 , H04L1/00
CPC分类号： H04L1/005 , H03M13/235 , H03M13/275 , H03M13/2764 , H03M13/2903 , H03M13/2972 , H03M13/6561 , H03M13/6563 , H03M13/6575 , H04L1/0043 , H04L1/0065 , H04L1/0066 , H04L1/0069 , H04L1/0071
摘要： A method and apparatus for encoding multiple bits in parallel wherein outputs are generated recursively. During each clock cycle, the encoder (1500) processes multiple bits and generates outputs consistent with those generated sequentially over multiple clock cycles in a conventional convolutional encoder. In one embodiment, input data is stored in multiple memory storage units (1104 to 1106), which are then each uniquely addressed to provide data to parallel encoders.
摘要翻译：并行地编码多个比特的方法和装置，其中递归地生成输出。在每个时钟周期期间，编码器（1500）处理多个比特，并产生与常规卷积编码器中的多个时钟周期上顺序产生的输出一致的输出。在一个实施例中，输入数据被存储在多个存储器存储单元（1104到1106）中，然后每个存储单元被唯一寻址以向并行编码器提供数据。

29. 发明申请

WO03026137A3 METHOD AND APPARATUS FOR ENCODING DATA IN PARALLEL 审中-公开
标题翻译：用于并行编码数据的方法和装置
公开(公告)号：WO03026137A3
公开(公告)日：2003-07-17
申请号：PCT/US0228462
申请日：2002-09-06
申请人： QUALCOMM INC
发明人： SALVI ROHAN S , HOWARD MICHAEL A
IPC分类号： H03M13/23 , H03M13/29 , H04L1/00
CPC分类号： H03M13/6561 , H03M13/23 , H03M13/29 , H03M13/2903 , H03M13/2972
摘要： A concatenated encoder capable of coding multiple data bits in parallel and including a first outer encoder, a memory, and a second inner encoder coupled in cascade. The first encoder receives and codes M data bits in parallel in accordance with a first coding scheme to generate MR code bits. The memory receives and stores unpunctured ones of the MR code bits from the first encoder. The second encoder receives and codes N code bits in parallel in accordance with a second coding scheme to generate coded data. M and N can be any values e.g., M >= 8, N >= 4. Each encoder can be a e.g., a rate 1/2 convolutional encoder that implements a particular polynomial generator, and can be implemented with one or more look-up tables, a state machine, or some other design.
摘要翻译：一种并行编码多个数据位的并行编码器，包括级联耦合的第一外部编码器，存储器和第二内部编码器。第一编码器根据第一编码方案并行地接收并编码M个数据位，以产生MR码位。存储器从第一编码器接收并存储未被穿孔的MR码位。第二编码器根据第二编码方案并行地接收并编码N个码比特以产生编码数据。 M和N可以是任何值，例如，M> = 8，N> = 4。每个编码器可以是例如实现特定多项式发生器的速率1/2卷积编码器，并且可以用一个或多个查找桌面，状态机或其他一些设计。

30. 发明申请

WO2003052997A2 METHOD AND APPARATUS FOR CODING BITS OF DATA IN PARALLEL 审中-公开
标题翻译：用于并行数据编码的方法和装置
公开(公告)号：WO2003052997A2
公开(公告)日：2003-06-26
申请号：PCT/US2002/040049
申请日：2002-12-12
申请人： QUALCOMM, INCORPORATED
发明人： HURT, James, Y. , HOWARD, Michael, A. , FUCHS, Robert, j.
IPC分类号： H04L1/00
CPC分类号： H04L1/005 , H03M13/235 , H03M13/275 , H03M13/2764 , H03M13/2903 , H03M13/2972 , H03M13/6561 , H03M13/6563 , H03M13/6575 , H04L1/0043 , H04L1/0065 , H04L1/0066 , H04L1/0069 , H04L1/0071
摘要： A method and apparatus for encoding multiple bits in parallel wherein outputs are generated recursively. During each clock cycle, the encoder (1500) processes multiple bits and generates outputs consistent with those generated sequentially over multiple clock cycles in a conventional convolutional encoder. In one embodiment, input data is stored in multiple memory storage units (1104 to 1106), which are then each uniquely addressed to provide data to parallel encoders.
摘要翻译：一种并行编码多个比特的方法和装置，其中递归生成输出。在每个时钟周期期间，编码器（1500）处理多个比特并且产生与常规卷积编码器中的多个时钟周期顺序生成的输出一致的输出。在一个实施例中，输入数据存储在多个存储器存储单元（1104至1106）中，然后每个存储器单元唯一地寻址以向并行编码器提供数据。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式