专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明申请

WO2011152745A3 METHOD AND APPARATUS FOR CONVERSION OF VOLTAGE VALUE TO DIGITAL WORD 审中-公开
标题翻译：用于将电压值转换为数字字的方法和装置
公开(公告)号：WO2011152745A3
公开(公告)日：2012-02-02
申请号：PCT/PL2011050022
申请日：2011-06-05
申请人： AKAD GORNICZO HUTNICZA , KOSCIELNIK DARIUSZ , MISKOWICZ MAREK
发明人： KOSCIELNIK DARIUSZ , MISKOWICZ MAREK
IPC分类号： G04F10/00
CPC分类号： H03M1/14 , H03M1/00 , H03M1/12 , H03M1/125 , H03M1/466 , H03M1/804
摘要： The solution according to the invention consisting in conversion of a voltage value to a digital word of a number of bits equal to n is characterized in that the converted voltage value is first mapped to a portion of electric charge accumulated in the sampling capacitor (C-n) during the active state of the signal on the trigger input (InS) and the accumulated charge portion is next successively redistributed by the use of the current source (I) in the array (A) of binary-scaled capacitors (Cn-1,..., C0) in the order of decreasing capacitances starting from the capacitor (Cn-1) having the highest capacitance value in the array (A). The process of charge redistribution is controlled by the control module (CM) on the basis of the output signals of the comparators (K1) and (K2) without the use of a clock while the value one is assigned to these bits (bn-1,..., b0) in the digital output word that correspond to the capacitors (Cn-1,..., C0) on which the reference voltage (UL) of a desired value has been obtained, and the value zero is assigned to the other bits.
摘要翻译：将根据本发明的将电压值转换为等于n的位数的数字字的根据本发明的解决方案的特征在于，转换的电压值首先映射到在采样电容器（Cn）中累积的电荷的一部分，在触发输入（InS）的信号的有效状态下，并且累积电荷部分接下来通过使用二进制比例电容器（Cn-1，...）的阵列（A）中的电流源（I）重新分配。（C）），以从阵列（A）中具有最高电容值的电容器（Cn-1）开始降低电容的顺序。电荷再分配的过程由控制模块（CM）基于比较器（K1）和（K2）的输出信号控制，而不使用时钟，而值1被分配给这些位（bn-1 ，...，b0）对应于已经获得期望值的参考电压（UL）的电容器（Cn-1，...，C0）的数字输出字，并且分配值零到其他位。

22. 发明申请

WO2011152745A2 METHOD AND APPARATUS FOR CONVERSION OF VOLTAGE VALUE TO DIGITAL WORD 审中-公开
标题翻译：用于将电压值转换为数字字的方法和装置
公开(公告)号：WO2011152745A2
公开(公告)日：2011-12-08
申请号：PCT/PL2011/050022
申请日：2011-06-05
申请人： AKADEMIA GORNICZO-HUTNICZA IM. STANISLAWA STASZICA , KOSCIELNIK, Dariusz , MISKOWICZ, Marek
发明人： KOSCIELNIK, Dariusz , MISKOWICZ, Marek
CPC分类号： H03M1/14 , H03M1/00 , H03M1/12 , H03M1/125 , H03M1/466 , H03M1/804
摘要： The solution according to the invention consisting in conversion of a voltage value to a digital word of a number of bits equal to n is characterized in that the converted voltage value is first mapped to a portion of electric charge accumulated in the sampling capacitor (C- n ) during the active state of the signal on the trigger input (InS) and the accumulated charge portion is next successively redistributed by the use of the current source (I) in the array (A) of binary-scaled capacitors (C n-1 ,..., C 0 ) in the order of decreasing capacitances starting from the capacitor (C n-1 ) having the highest capacitance value in the array (A). The process of charge redistribution is controlled by the control module (CM) on the basis of the output signals of the comparators (K1) and (K2) without the use of a clock while the value one is assigned to these bits (b n-1 ,..., b 0 ) in the digital output word that correspond to the capacitors (C n-1 ,..., C 0 ) on which the reference voltage (U L) of a desired value has been obtained, and the value zero is assigned to the other bits.
摘要翻译：将根据本发明的将电压值转换为等于n的位数的数字字的根据本发明的解决方案的特征在于，转换的电压值首先映射到在采样电容器（Cn）中累积的电荷的一部分，在触发输入（InS）的信号的有效状态下，并且累积电荷部分接下来通过使用二进制比例电容器（Cn-1，...）的阵列（A）中的电流源（I）重新分配。（C）），以从阵列（A）中具有最高电容值的电容器（Cn-1）开始降低电容的顺序。电荷再分配的过程由控制模块（CM）基于比较器（K1）和（K2）的输出信号控制，而不使用时钟，而值1被分配给这些位（bn-1 ，...，b0）对应于已经获得期望值的参考电压（UL）的电容器（Cn-1，...，C0）的数字输出字，并且分配值零到其他位。

23. 发明申请

WO2011038381A1 CHARGE-SHARING DIGITAL TO ANALOG CONVERTER AND SUCCESSIVE APPROXIMATION ANALOG TO DIGITAL CONVERTER 审中-公开
标题翻译：充电数字转换器和数字转换器的模拟转换器
公开(公告)号：WO2011038381A1
公开(公告)日：2011-03-31
申请号：PCT/US2010/050496
申请日：2010-09-28
申请人： ROBERT BOSCH GMBH , PORTMANN, Clemenz , LANG, Christoph
发明人： PORTMANN, Clemenz , LANG, Christoph
IPC分类号： H03M1/46
CPC分类号： H03M1/466
摘要： In one embodiment, an analog to digital converter includes a comparator having a first input, a second input and an output, the first input being coupled to an analog signal, a successive approximation register having a serial input coupled to the output of the comparator, and being configured to generate a plurality of control signals and an N-bit digital value corresponding to the analog signal, and a digital to analog converter having an input coupled to the plurality of control signals, the digital to analog converter further comprising a first, a second, and a third capacitor and a plurality of switches controlled by the plurality of control signals and being configured to couple the first capacitor to the second capacitor and the third capacitor to the second capacitor mutually exclusively to share charge on the first capacitor and charge on the third capacitor with charge on the second capacitor and to generate an analog signal on the second capacitor, the second capacitor being coupled to the second input of the comparator.
摘要翻译：在一个实施例中，模数转换器包括具有第一输入，第二输入和输出的比较器，第一输入耦合到模拟信号，逐次逼近寄存器，具有耦合到比较器的输出的串行输入，并且被配置为产生与所述模拟信号相对应的多个控制信号和N位数字值，以及具有耦合到所述多个控制信号的输入的数模转换器，所述数模转换器还包括第一，第二电容器和第三电容器以及由所述多个控制信号控制的多个开关，并被配置为将所述第一电容器与所述第二电容器和所述第三电容器相互独立地耦合到所述第二电容器，以在所述第一电容器上共享电荷并充电在第二电容器上充电的第三电容器上并在第二电容器上产生模拟信号，第二电容器是耦合到比较器的第二输入端。

24. 发明申请

WO2011036697A1 Ａ／Ｄ変換装置、無線装置审中-公开
标题翻译： A / D转换器件和无线电器件
公开(公告)号：WO2011036697A1
公开(公告)日：2011-03-31
申请号：PCT/JP2009/004788
申请日：2009-09-24
申请人：株式会社東芝 , 古田雅則 , 板倉哲朗
发明人：古田雅則 , 板倉哲朗
IPC分类号： H03M1/38 , H03M1/14 , H03M1/44
CPC分类号： H03M1/164 , H03M1/466
摘要：　このＡ／Ｄ変換装置は、アナログ入力信号をサンプリングし、所定の参照信号を用いてアナログ入力信号と逐次比較するための比較信号を生成するとともに、アナログ入力信号および比較信号の差分信号を生成するＤ／Ａ変換部と、参照信号を保持するプリチャージキャパシタ部と、比較信号と基準値とを比較してデジタル信号を生成する比較部と、プリチャージキャパシタ部に保持された参照信号を用いて差分信号を演算および増幅して残差信号を生成する増幅部とを具備する。
摘要翻译： A / D转换装置包括：D / A转换单元，其对模拟输入信号进行采样，生成比较信号，用于将模拟输入信号与预定参考信号相继进行比较，并产生模拟输入信号与比较信号; 保持所述参考信号的预充电电容器单元; 比较单元，其将比较信号与参考信号进行比较以产生数字信号; 以及放大单元，其通过使用保持在预充电电容器单元中的参考信号来计算和放大差分信号，以产生残留信号。

25. 发明申请

WO2011016969A1 ANALOG TO DIGITAL CONVERTER 审中-公开
标题翻译：模拟到数字转换器
公开(公告)号：WO2011016969A1
公开(公告)日：2011-02-10
申请号：PCT/US2010/042242
申请日：2010-07-16
申请人： ANALOG DEVICES, INC. , HURRELL, Christopher, Peter , LYDEN, Colin, G. , KAPUSTA, Ronald, A.
发明人： HURRELL, Christopher, Peter , LYDEN, Colin, G. , KAPUSTA, Ronald, A.
IPC分类号： H03M3/00
CPC分类号： H03M1/0626 , H03M1/164 , H03M1/44 , H03M1/466
摘要： An analog to digital converter comprising an Nth analog to digital converter and an N+1th analog to digital converter arranged in series such that a residue signal from the Nth analog to digital converter is provided as an input to the N+1th analog to digital converter, characterised in that a bandwidth control means is provided in a signal path for the residue signal and the bandwidth control means is controlled so as to have a first bandwidth during a first period following generation of a conversion result from the Nth analog to digital converter, and a second bandwidth less than the first bandwidth in a second period following the first period.
摘要翻译：一种包括第N模数转换器和第N + 1模数转换器的模数转换器，其串联布置，使得来自第N模数转换器的残留信号作为输入提供给第N + 1模数转换器其特征在于，在残留信号的信号路径中提供带宽控制装置，并且在产生来自第N模拟数字转换器的转换结果之后的第一周期期间，控制带宽控制装置以具有第一带宽，以及在所述第一周期之后的第二周期中小于所述第一带宽的第二带宽。

26. 发明申请

WO2017006297A2 HYBRID CHARGE-SHARING CHARGE-REDISTRIBUTION DAC FOR SUCCESSIVE APPROXIMATION ANALOG-TO-DIGITAL CONVERTERS 审中-公开
标题翻译：用于连续逼近的模拟数字转换器的混合充电共享充电重分配DAC
公开(公告)号：WO2017006297A2
公开(公告)日：2017-01-12
申请号：PCT/IB2016/054124
申请日：2016-07-08
申请人： MARVELL WORLD TRADE LTD.
发明人： VENCA, Alessandro , NANI, Claudio , GHITTORI, Nicola , BOSI, Alessandro
IPC分类号： H03M1/68 , H03M1/46 , H03M1/12 , H03M1/80
CPC分类号： H03M1/667 , H03M1/08 , H03M1/1009 , H03M1/1245 , H03M1/38 , H03M1/462 , H03M1/466 , H03M1/68 , H03M1/80 , H03M1/804 , H03M3/322
摘要： A hybrid D/A converter is provided including first and second D/A converters. The first D/A converter receives a digital signal having an input voltage and converts a first most-significant-bit of the digital signal to be converted to an analog signal. The first D/A converter includes first capacitors, which are charged by the input voltage and reference voltages during a sampling phase of the digital signal. Charges of the first capacitors are shared during successive approximations of first bits of the digital input signal received by the hybrid D/A converter. The second D/A converter converts a first least-significant-bit of the digital input signal. The second D/A converter includes second capacitors, which are charged based on a common mode voltage during the sampling phase. The second D/A converter performs charge redistribution by connecting the second capacitors to receive the reference voltages during successive approximations of second bits of the digital signal.
摘要翻译：提供了包括第一和第二D / A转换器的混合D / A转换器。第一D / A转换器接收具有输入电压的数字信号，并将要转换为模拟信号的数字信号的第一最高有效位转换。第一D / A转换器包括在数字信号的采样阶段期间由输入电压和参考电压充电的第一电容器。在由混合D / A转换器接收的数字输入信号的第一位的逐次逼近期间，共享第一电容器的电荷。第二D / A转换器转换数字输入信号的第一最低有效位。第二D / A转换器包括第二电容器，其在采样阶段期间基于共模电压进行充电。第二D / A转换器通过连接第二电容器来在数字信号的第二位的逐次逼近期间接收参考电压来执行电荷再分配。

27. 发明申请

WO2017005364A1 GAIN CALIBRATION FOR ADC WITH EXTERNAL REFERENCE 审中-公开
标题翻译：具有外部参考的ADC的增益校准
公开(公告)号：WO2017005364A1
公开(公告)日：2017-01-12
申请号：PCT/EP2016/001159
申请日：2016-07-06
申请人： INFINEON TECHNOLOGIES AG
发明人： BOGNER, Peter
IPC分类号： H03M1/10 , H03M1/46
CPC分类号： H03M1/468 , H03M1/0678 , H03M1/1009 , H03M1/1014 , H03M1/1061 , H03M1/466
摘要： Representative implementations of devices and techniques provide gain calibration for analog to digital conversion of time-discrete analog inputs. An adjustable capacitance arrangement is used to reduce or eliminate gain error caused by capacitor mismatch within the ADC. For example, the capacitance arrangement may include an array of multiple switched capacitances arranged to track gain error during search algorithm operation.
摘要翻译：器件和技术的代表性实现为时间离散模拟输入的模数转换提供增益校准。可调电容布置用于减少或消除由ADC内的电容器失配引起的增益误差。例如，电容布置可以包括布置成在搜索算法操作期间跟踪增益误差的多个开关电容的阵列。

28. 发明申请

WO2016141737A1 一种采样时钟产生电路及模数转换器审中-公开
公开(公告)号：WO2016141737A1
公开(公告)日：2016-09-15
申请号：PCT/CN2015/095694
申请日：2015-11-26
申请人：华为技术有限公司
发明人：杨金达 , 周立人
IPC分类号： H03M1/10
CPC分类号： H03M1/466 , G06F1/10 , H03L7/183 , H03M1/0624 , H03M1/1076 , H03M1/1215
摘要：本发明公开了一种采样时钟产生电路及模数转换器，属于数字信号处理领域。所述采样时钟产生电路包括阻值可变电路、非门类电路、以及电容，非门类电路的输入端接收周期为T的脉冲信号，非门类电路的输出端与电容的一端连接，电容的另一端接地，非门类电路的电源端接电源，非门类电路的接地端与阻值可变电路的一端连接，阻值可变电路的另一端接地；非门类电路，用于当脉冲信号为高电平时，输出低电平；当脉冲信号为低电平时，输出高电平；阻值可变电路，用于阻值每隔时长T变化一次，阻值的变化以n*T为周期，每个周期内各次变化后的阻值各不相同，n≥2且n为整数。本发明提高了ADC的转换精度。

29. 发明申请

WO2014038198A1 逐次比較型ＡＤ変換器审中-公开
标题翻译：连续逼近型A / D转换器
公开(公告)号：WO2014038198A1
公开(公告)日：2014-03-13
申请号：PCT/JP2013/005235
申请日：2013-09-04
申请人：パナソニック株式会社
发明人：三木　拓司 , 森江　隆史 , 松川　和生
IPC分类号： H03M1/38 , H03M1/08
CPC分类号： H03M1/0678 , H03M1/466
摘要：　逐次比較型ＡＤ［Analog-to-Digital］変換器に、容量値が重み付けされた容量ＤＡＣ［Digital-to-Analog Converter］（２）と、冗長動作時に動作する冗長容量ＤＡＣ（６）と、アナログ入力電圧、容量ＤＡＣ（２）及び冗長容量ＤＡＣ（６）によって生成された電圧が入力される比較器（３）と、比較器（３）の結果から次ビットの容量ＤＡＣ（２）のデジタル入力値を決定する逐次比較制御部（７）とを設け、冗長動作時の比較結果をデコード部（８）で読み取り、特定パターンの前後で異なる重みを付した加算・平均処理を行う。
摘要翻译：逐次逼近型A / D [模拟 - 数字]转换器具有：电容DAC [数模转换器]（2），用电容值加权; 冗余电容DAC（6），其在冗余操作时间工作; 比较器（3），其中输入模拟输入电压和由电容DAC（2）和冗余电容DAC（6）产生的电压; 以及基于比较器（3）的结果确定下一位的电容DAC（2）的数字输入值的逐次逼近控制单元（7）。在解码单元（8）处读取冗余操作时间的比较结果，并且执行在特定模式之前和之后赋予不同权重的求和/平均处理。

30. 发明申请

WO2013006026A1 A METHOD FOR CONVERTING ANALOG SIGNAL TO DIGITAL SIGNAL USING A SUCCESSIVE APPROXIMATION REGISTER ANALOG TO DIGITAL CONVERTER 审中-公开
标题翻译：一种将模拟信号转换为数字信号的方法，使用一个连续逼近寄存器模拟数字转换器
公开(公告)号：WO2013006026A1
公开(公告)日：2013-01-10
申请号：PCT/MY2012/000132
申请日：2012-06-22
申请人： MIMOS BERHAD , YEW, Tan, Kong , YEE, Ng, Mei
发明人： YEW, Tan, Kong , YEE, Ng, Mei
IPC分类号： H03M1/00 , H03M1/46 , H03M1/68 , H03M1/80
CPC分类号： H03M1/002 , H03M1/466 , H03M1/68 , H03M1/804
摘要： The present invention relates to a method for converting analog signal to digital signal using a successive approximation register analog to digital converter. The method allows the SAR-ADC (100) to go through a first iteration of bit cycling and then stores the most significant bits and monitor bits in a register of the SAR- ADC (100). The most significant bits are fixed for the subsequent iteration of bit cycling until a change has been detected to the monitor bits.
摘要翻译：本发明涉及使用逐次逼近寄存器模数转换器将模拟信号转换成数字信号的方法。该方法允许SAR-ADC（100）经历位循环的第一次迭代，然后将最高有效位和监视位存储在SAR-ADC（100）的寄存器中。最高有效位固定用于位循环的后续迭代，直到检测到监视位的变化。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式