专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明申请

WO2014038694A1 複合基板およびその製造方法审中-公开
标题翻译：复合基板及其制造方法
公开(公告)号：WO2014038694A1
公开(公告)日：2014-03-13
申请号：PCT/JP2013/074257
申请日：2013-09-09
申请人：京セラ株式会社
发明人：北田　勝信 , 松下　秀樹
IPC分类号： H01L27/12 , B23K20/00 , H01L21/02
CPC分类号： H01L21/86 , H01L21/02002 , H01L21/20 , H01L21/2007 , H01L21/263 , H01L21/76251 , H01L29/04 , H01L29/0649 , H01L29/16 , H01L29/36
摘要：高性能な半導体層を有する複合基板を提供する。本発明の複合基板１は、絶縁材料からなる支持基板１０と、支持基板１０上に重ね合わされて接合された単結晶半導体からなる半導体層２０と、支持基板１０と半導体層２０との界面に、支持基板１０および半導体層２０を構成する元素とは異なる金属元素からなり、１０１２ａｔｏｍｓ／ｃｍ２以下の密度で存在する界面介在物３０とを含むものである。
摘要翻译：提供了具有高性能半导体层的复合基板。本发明的复合基板（1）包括：由绝缘材料形成的支撑基板（10）; 半导体层（20），其由重叠并连接到所述支撑基板（10）的单晶半导体形成; 和界面夹杂物（30），其以1012原子/ cm 2或更小的密度存在于支撑衬底（10）和半导体层（20）之间的界面中，并且由不同于支撑基板（10）和半导体层（20）的构成元件。

22. 发明申请

WO2013158692A1 SEMICONDUCTOR DEVICES HAVING FIN STRUCTURES, AND METHODS OF FORMING SEMICONDUCTOR DEVICES HAVING FIN STRUCTURES 审中-公开
标题翻译：具有精细结构的半导体器件，以及形成具有结构的半导体器件的方法
公开(公告)号：WO2013158692A1
公开(公告)日：2013-10-24
申请号：PCT/US2013/036854
申请日：2013-04-17
申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人： ADAM, Thomas, N. , CHENG, Kangguo , KHAKIFIROOZ, Ali , REZNICEK, Alexander
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/78 , H01L21/02532 , H01L21/0262 , H01L21/20 , H01L29/66477 , H01L29/66545 , H01L29/66795 , H01L29/785
摘要： A semiconductor device including at least two fin structures on a substrate surface and a functional gate structure present on the at least two fin structures. The functional gate structure includes at least one gate dielectric that is in direct contact with at least the sidewalls of the two fin structures, and at least one gate conductor on the at least one gate dielectric. The sidewall of the gate structure is substantially perpendicular to the upper surface of the substrate surface, wherein the plane defined by the sidewall of the gate structure and a plane defined by an upper surface of the substrate surface intersect at an angle of 90° +/- 5°. An epitaxial semiconductor material is in direct contact with the at least two fin structures.
摘要翻译：一种半导体器件，包括在衬底表面上的至少两个鳍结构和存在于所述至少两个鳍结构上的功能栅结构。功能栅极结构包括至少一个与至少两个鳍结构的侧壁直接接触的栅极电介质，以及至少一个栅极电介质上的至少一个栅极导体。栅极结构的侧壁基本上垂直于衬底表面的上表面，其中由栅极结构的侧壁限定的平面和由衬底表面的上表面限定的平面以90°±/ - 5°。外延半导体材料与至少两个翅片结构直接接触。

23. 发明申请

WO2019107108A1 レーザ照射装置、レーザ照射方法及び投影マスク审中-公开
公开(公告)号：WO2019107108A1
公开(公告)日：2019-06-06
申请号：PCT/JP2018/041562
申请日：2018-11-08
申请人：株式会社ブイ・テクノロジー
发明人：水村　通伸
IPC分类号： H01L21/268 , H01L21/20 , H01L21/336 , H01L29/786
CPC分类号： H01L21/20 , H01L21/268 , H01L29/786
摘要：基板に含まれる複数の薄膜トランジスタの特性のばらつきを抑制可能なレーザ照射装置、レーザ照射方法及び投影マスクを提供する。本発明の一実施形態におけるレーザ照射装置は、レーザ光を発生する光源と、所定方向に移動する基板の所定の領域に、レーザ光を照射する投影レンズと、投影レンズ上に設けられ、少なくとも所定方向の一列に複数の開口部が配列された投影マスクと、を備え、投影レンズは、複数の開口部の各々を介して、所定の領域に対して複数回のレーザ光を照射し、複数の開口部のうち、所定の領域に対して最初に照射されるレーザ光が透過する第１開口部から所定数以降に配列された開口部は、レーザ光が透過する割合である透過率が所定値以下に設定される、ことを特徴とする。

24. 发明申请

WO2019044029A1 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法审中-公开
公开(公告)号：WO2019044029A1
公开(公告)日：2019-03-07
申请号：PCT/JP2018/016565
申请日：2018-04-24
申请人：住友電気工業株式会社
发明人：伊東　洋典 , 堀　勉
IPC分类号： C30B29/36 , C23C16/42 , C30B25/02 , H01L21/20 , H01L21/205 , H01L21/336 , H01L29/12 , H01L29/78
CPC分类号： C23C16/42 , C30B25/02 , C30B29/36 , H01L21/20 , H01L21/205 , H01L29/12 , H01L29/78
摘要：炭化珪素エピタキシャル基板は、炭化珪素基板（１０）と、炭化珪素エピタキシャル膜（２０）とを有している。炭化珪素エピタキシャル膜は、第１層（２１）と、第２層（２２）とを含んでいる。第１層が含むｎ型不純物の濃度は、炭化珪素基板が含むｎ型不純物の濃度より低く、かつ第２層が含むｎ型不純物の濃度より高い。炭化珪素基板の主表面（１２）には、第１面密度を有する基底面転位がある。炭化珪素エピタキシャル膜の主表面（１４）には、第１面密度よりも低い第２面密度を有する基底面転位がある。第２面密度を、第１面密度で除した値は、１／１０００以下である。炭化珪素エピタキシャル膜の主表面は、（０００－１）面または（０００－１）面に対して８°以下のオフ角で傾斜した面である。

25. 发明申请

WO2018211928A1 レーザアニール装置及びレーザアニール方法审中-公开
公开(公告)号：WO2018211928A1
公开(公告)日：2018-11-22
申请号：PCT/JP2018/016722
申请日：2018-04-25
申请人：株式会社ブイ・テクノロジー
发明人：柳川　良勝 , 藤森　裕也 , 梶山　康一
IPC分类号： H01L21/268 , B23K26/066 , B23K26/073 , H01L21/20
CPC分类号： B23K26/066 , B23K26/073 , H01L21/20 , H01L21/268
摘要：レーザアニール装置は、レーザ光を発生させる光源と、光源から照射されたレーザ光の強度分布を略均一にするホモジナイザと、ホモジナイザにより強度分布が均一にされたレーザ光を集光するコンデンサレンズと、コンデンサレンズにより集光されたレーザ光をラインビームに変換するシリンドリカルレンズと、シリンドリカルレンズと、ラインビームの照射対象との間の光路上に設けられ、ホモジナイザを通過したレーザ光の干渉により照射対象に発生し得るラインビームによる干渉ムラを低減するための投影マスクと、を備える。

26. 发明申请

WO2018119622A1 一种 GaN 基 LED 芯片的外延生长方法审中-公开
公开(公告)号：WO2018119622A1
公开(公告)日：2018-07-05
申请号：PCT/CN2016/112279
申请日：2016-12-27
申请人：深圳市柔宇科技有限公司
发明人：黄德猛
IPC分类号： H01L33/00 , H01L21/20
CPC分类号： H01L21/20 , H01L33/00 , H01L33/06 , H01L33/32
摘要：一种GaN基LED芯片的外延生长方法，包括以下步骤：制备GaN薄膜；对所述GaN薄膜进行原位SiNx处理；以及在处理后的所述GaN薄膜上生长InGaN/GaN量子阱。在生长InGaN/GaN量子阱之前对GaN薄膜作原位SiNx处理，通过Ga表面活性剂作用和Si Ga 原子替位，使量子阱的层状结构生长得到促进，内应力得到释放，晶体质量提高，量子阱内电子空穴波函数交叠增加，发光得到大幅增强。

27. 发明申请

WO2018117402A1 에피텍셜 웨이퍼 제조 방법 및 장치 审中-公开
公开(公告)号：WO2018117402A1
公开(公告)日：2018-06-28
申请号：PCT/KR2017/012416
申请日：2017-11-03
申请人： 에스케이실트론 주식회사
发明人： 김인천
IPC分类号： H01L21/02 , H01L21/20 , H01L21/683 , H01L21/78 , H01L21/687 , H01L21/306 , H01L21/304
CPC分类号： H01L21/02 , H01L21/20 , H01L21/304 , H01L21/306 , H01L21/683 , H01L21/687 , H01L21/78
摘要： 실시 예에 의하면, 서셉터에 웨이퍼가 안착된 상태에서 웨이퍼에 에피층을 형성하는 에피텍셜 웨이퍼 제조 방법은 웨이퍼의 전체 두께 편차를 상쇄시킬 수 있도록 매칭된 두께 프로파일을 갖는 에피층의 에피 공정 조건을 웨이퍼의 두께 타입 별로 미리 설정하는 단계와, 서셉터에 안착된 웨이퍼의 센터 영역에서의 제1 두께 편차와 에지 영역에서의 제2 두께 편차를 이용하여, 웨이퍼의 두께 타입을 결정하는 단계 및 미리 설정된 에피 공정 조건 중에서, 결정된 두께 타입에 해당하는 에피 공정조건으로 웨이퍼에 에피층을 형성하는 단계를 포함하고, 에피 공정 조건은 캐리어 가스의 공급량, 소스 가스의 공급량, 가스 공급 밸브의 개/폐 정도, 서셉터의 회전 속도 또는 서셉터의 높이 중 적어도 하나를 포함한다.

28. 发明申请

WO2017185448A1 一种III族氮化物和硅异质集成衬底及其制作方法审中-公开
公开(公告)号：WO2017185448A1
公开(公告)日：2017-11-02
申请号：PCT/CN2016/083872
申请日：2016-05-30
申请人：陈龙
发明人：陈龙
IPC分类号： H01L21/20 , H01L31/113 , H01L33/12
CPC分类号： H01L21/20 , H01L31/113 , H01L33/12
摘要：提供了一种Ⅲ族氮化物和硅异质集成衬底及其制作方法。所述集成衬底包括：硅衬底；形成于所述硅衬底上的Ⅲ族氮化物叠层结构；形成于所述Ⅲ族氮化物叠层结构上的绝缘层；以及形成于所述绝缘层上的顶层硅。所述制作方法为将所述顶层硅与所述Ⅲ族氮化物叠层结构集成于同一硅衬底上，其中，所述硅基叠层结构可以用于制作传统电路，结合所述Ⅲ族氮化物叠层结构可以实现多种应用，Ⅲ族氮化物材料深埋在底部，仅顶层硅基硅衬底面暴露在外面，不会对CMOS工艺造成污染，可以使用CMOS工艺线进行流片。

29. 发明申请

WO2017169290A1 シリコンエピタキシャルウェーハの製造方法审中-公开
标题翻译：硅外延片的制造方法
公开(公告)号：WO2017169290A1
公开(公告)日：2017-10-05
申请号：PCT/JP2017/006249
申请日：2017-02-21
申请人：信越半導体株式会社
发明人：吉岡　翔平
IPC分类号： H01L21/205 , C23C16/02 , C23C16/24 , C30B25/20 , C30B29/06 , H01L21/20
CPC分类号： C23C16/02 , C23C16/24 , C30B25/20 , C30B29/06 , H01L21/20 , H01L21/205
摘要：シリコンエピタキシャル層の気相成長シーケンスにおいて、赤燐のドープにより抵抗率が１．４ｍΩ・ｃｍ以下に調整されたシリコン単結晶基板を準備し、そのシリコン単結晶基板の表面改質を目的として、シリコン単結晶基板表面を塩化水素ガスにより気相エッチングする。このとき、塩化水素ガスによる基板のエッチングレートを０．０４μｍ／ｍｉｎ以上、かつ０．３７μｍ／ｍｉｎ以下に制御する。また、エッチング量を０．０２５μｍ以上、かつ１．０００μｍ以下に制御する。気相エッチングの後、シリコン単結晶基板の主表面上にシリコンエピタキシャル層を気相成長により形成する。これにより、低抵抗率のシリコン単結晶基板の主表面上にシリコンエピタキシャル層を気相成長させる方法において、積層欠陥数を低減したシリコンエピタキシャルウェーハを得ることができる方法を提供する。
摘要翻译：在
硅外延层的气相生长序列，通过红磷的掺杂，在硅单晶衬底制备硅单晶衬底的电阻率被调整低于1.4mΩ·cm的为了表面改性，用氯化氢气体对硅单晶衬底的表面进行气相腐蚀。此时，通过氯化氢气体对基板的蚀刻速率控制为0.04μm/分钟以上且0.37μm/分钟以下。此外，蚀刻量被控制为0.025μm以上且1.000μm以下。汽相蚀刻后，通过气相生长在硅单晶衬底的主表面上形成硅外延层。因此，提供一种用于获得硅外延晶片的方法，其中在低电阻率硅单晶衬底的主表面上蒸镀硅外延层的方法中堆叠缺陷的数量减少。

30. 发明申请

WO2017145261A1 基板処理装置、半導体装置の製造方法およびコンピュータ読み取り可能な記録媒体审中-公开
标题翻译：基板处理装置，半导体器件制造方法，计算机可读记录介质
公开(公告)号：WO2017145261A1
公开(公告)日：2017-08-31
申请号：PCT/JP2016/055222
申请日：2016-02-23
申请人：株式会社日立国際電気
发明人：豊田　一行 , 湯浅　和宏 , 山本　哲夫
IPC分类号： H01L21/20 , H01L21/268
CPC分类号： H01L21/20 , H01L21/268
摘要：基板を第１の処理温度まで加熱する第１の加熱装置と、第１の加熱装置を備えた第１の処理室と、基板をマイクロ波によって第１の処理温度よりも高い第２の処理温度まで加熱する第２の加熱装置と、第２の加熱装置を備えた第２の処理室と、基板を載置しつつ回転することによって、第１の処理室と第２の処理室に基板を搬入出する基板載置部と、第１の加熱装置と第２の加熱装置および基板載置部をそれぞれ制御する制御部と、を有する技術を提供できる。
摘要翻译：用于将衬底加热到第一处理温度的第一加热装置，具有第一加热装置的第一处理室，具有第一处理温度的第二处理室加热到较高的第二处理温度比，具有第二加热装置的第二处理腔室，一第二加热装置，通过旋转而安装基板，第一处理腔室衬底放置部分，用于将衬底装载到第二处理室中和从第二处理室卸载衬底;以及控制部分，用于分别控制第一加热装置，第二加热装置和衬底放置部分。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式