专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明申请

WO2007063990A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2007063990A1
公开(公告)日：2007-06-07
申请号：PCT/JP2006/324102
申请日：2006-12-01
申请人：日本電気株式会社 , 武田晃一 , 竹内潔
发明人：武田晃一 , 竹内潔
IPC分类号： H01L21/8244 , H01L21/336 , H01L27/11 , H01L29/786
CPC分类号： H01L21/845 , H01L27/0207 , H01L27/11 , H01L27/1104 , H01L27/1211 , Y10S257/903
摘要：　一対の駆動トランジスタと一対の負荷トランジスタから成るデータ保持部、一対のアクセストランジスタから成るデータ書込み部、アクセストランジスタと駆動トランジスタから成るデータ読出し部を備えたＳＲＡＭセル単位を有する半導体装置であって、前記の各トランジスタは、基体平面に対して突起した半導体層と、半導体層を跨ぐようにその上部から相対する両側面上に延在するゲート電極と、ゲート電極と半導体層間のゲート絶縁膜と、ソース／ドレイン領域を有し、各半導体層は、その長手方向が第１方向に沿って設けられ、第１方向に隣接するＳＲＡＭセル単位間において、互いに対応するトランジスタ間のいずれにおいても、一方のトランジスタの半導体層の第１方向に沿った中心線上に他方のトランジスタの半導体層が配置されている半導体装置。
摘要翻译：半导体器件设置有SRAM单元单元。 SRAM单元单元设置有由一对驱动晶体管和一对负载晶体管组成的数据存储部; 由一对存取晶体管组成的数据写入部分; 以及由存取晶体管和驱动晶体管构成的数据读取部。每个晶体管设置有从基底面突出的半导体层; 从上方在半导体层上方的两面相对的侧面上延伸的栅电极; 在栅电极和半导体层之间的栅极绝缘膜; 和源极/漏极区域。每个半导体层被布置成沿着第一方向具有其纵向方向。在第一方向的相邻SRAM单元单元中，所有对应的晶体管都具有沿着另一个晶体管的半导体层的第一方向的中心线上的一个晶体管的半导体层。

12. 发明申请

WO2007063988A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2007063988A1
公开(公告)日：2007-06-07
申请号：PCT/JP2006/324100
申请日：2006-12-01
申请人：日本電気株式会社 , 武田晃一 , 竹内潔
发明人：武田晃一 , 竹内潔
IPC分类号： H01L21/8244 , H01L27/11 , H01L29/786
CPC分类号： H01L27/1203 , H01L21/84 , H01L27/11 , H01L27/1104 , H01L29/785
摘要：　一対の駆動トランジスタと一対の負荷トランジスタから成るデータ保持部、一対のアクセストランジスタから成るデータ書込み部、第３アクセストランジスタと第３駆動トランジスタから成るデータ読出し部を備えたＳＲＡＭセル単位を有する半導体装置であって、前記の各トランジスタは、基体平面に対して上方に突起した半導体層と、この半導体層を跨ぐようにその上部から相対する両側面上に延在するゲート電極と、このゲート電極と前記半導体層間のゲート絶縁膜と、ソース／ドレイン領域を有し、データ保持部のアクセストランジスタは、第１及び第２負荷トランジスタの各トランジスタのチャネル幅より広いチャネル幅を有する半導体装置。
摘要翻译：半导体器件具有SRAM单元单元。 SRAM单元单元设置有由一对驱动晶体管和一对负载晶体管组成的数据存储部分; 由一对存取晶体管组成的数据写入部分; 由第三存取晶体管和第三驱动晶体管组成的数据读取部分。每个晶体管设置有从基体面向上突出的半导体层; 从上方在半导体层上的两个相对的侧面上延伸的栅电极; 栅电极和半导体层之间的栅极绝缘膜; 和源/漏区。数据存储部分的存取晶体管的沟道宽度比第一和第二负载晶体管的沟道宽度宽。

13. 发明申请

WO2006083034A1 半導体記憶装置及びその駆動方法审中-公开
标题翻译：半导体存储装置及其驱动方法
公开(公告)号：WO2006083034A1
公开(公告)日：2006-08-10
申请号：PCT/JP2006/302304
申请日：2006-02-03
申请人：日本電気株式会社 , 武田晃一
发明人：武田晃一
IPC分类号： G11C11/41 , G11C11/412 , G11C11/413 , H01L21/8244 , H01L27/10 , H01L27/11
CPC分类号： H01L27/1104 , G11C11/412 , G11C11/417 , H01L27/092
摘要：読み出し時にはレプリカ回路により保持制御トランジスタのオフ時間、読み出し時間を制御することで読み出しマージンを拡大させる。また、電源電位切換え部によるＳＲＡＭメモリセルの高電源電位と低電源電位とを、メモリセルの読み出し時、書き込み時、データ保持時において切換えることで書き込みマージン拡大及びリーク電流を削減する。
摘要翻译：在读取操作期间，通过使用复制电路来扩大读取余量以控制保持控制晶体管的截止时间和读取时间。此外，通过使用电源电位切换部件在读取操作，写入操作和数据保持期间在SRAM存储器单元的高电源电位和低电源电位之间切换来减小泄漏电流和写入裕度的增加存储单元的操作。

14. 发明申请

WO2008072649A1 論理回路とアドレスデコーダ回路及び半導体記憶装置审中-公开
标题翻译：逻辑电路，地址解码器电路和半导体存储器件
公开(公告)号：WO2008072649A1
公开(公告)日：2008-06-19
申请号：PCT/JP2007/073909
申请日：2007-12-12
申请人：日本電気株式会社 , 武田晃一
发明人：武田晃一
IPC分类号： G11C11/413 , G11C11/408 , H03K19/0175
CPC分类号： H03K19/0016 , G11C7/22 , G11C7/225 , G11C8/10 , G11C8/18 , G11C2207/2227 , H03K19/20
摘要：　アドレスデコーダに用いられ、高速化を図りながら消費電力の低減を図る論理回路を提供する。第１のパルス信号（ＣＬＫ）と第１の選択信号（ＥＮ）とを入力する第１のＮＡＮＤゲート（１０１）と、第１のＮＡＮＤゲートの出力信号を反転して出力する第１のインバータゲート（１０２）と、第２のパルス信号（ＲＳ）と第１の選択信号（ＥＮ）とを入力する第２のＮＡＮＤゲート（１０３）と、第２のＮＡＮＤゲートの出力信号を反転して出力する第２のインバータゲート（１０４）と、ドレイン端子、ゲート端子、ソース端子が、それぞれ第１のＮＡＮＤゲートの出力端子、第２のＮＡＮＤゲートの出力端子、電源電圧に接続される第１のＰＭＯＳトランジスタ（Ｐ１）と、ドレイン端子、ゲート端子、ソース端子が、それぞれ、前記第１のインバータゲートの出力端子、第２のインバータゲートの出力端子、接地電位に接続される第１のＮＭＯＳトランジスタ（Ｎ１）と、を備えている。
摘要翻译：提供了用于地址记录器的逻辑电路，并且能够在增加操作速度的同时降低功耗。逻辑电路包括：第一NAND门（101），其输入第一脉冲信号（CLK）和第一选择信号（EN）; 第一反相器门（102），其反转第一NAND门的输出信号以输出; 输入第二脉冲信号（RS）和第一选择信号（EN）的第二NAND门（103）; 第二反相器门（104），其反转第二NAND门的输出以输出; 分别连接到第一NAND门的输出端，第二NAND门的输出端和电源电压的第一PMOS晶体管（P1），其具有漏极端子，栅极端子和源极端子; 以及分别连接到第一反相器栅极的输出端子，第二反相器栅极的输出端子和接地电位的漏极端子，栅极端子和源极端子的第一NMOS晶体管（N1）。

15. 发明申请

WO2007037496A1 半導体記憶装置及びその電源制御方法审中-公开
标题翻译：半导体存储器件及其电源控制方法
公开(公告)号：WO2007037496A1
公开(公告)日：2007-04-05
申请号：PCT/JP2006/319812
申请日：2006-09-27
申请人：日本電気株式会社 , 武田晃一
发明人：武田晃一
IPC分类号： G11C11/413
CPC分类号： G11C5/147 , G11C11/417
摘要：書き込み操作時にＳＲＡＭセル電源の制御を行う際、最適な電源制御を行うために制御量として書き込みマージンをモニターし、常に一定書き込みマージンを確保する電源発生回路と、電源選択回路とを備え、書き込み時の電源電圧を切り換える。書き込み時の電源電圧を切り換えることでＳＲＡＭセルにおいて書き込み時間を大きく劣化させることなく安定な書き込み操作が達成され、超高速動作または超低電力動作が可能な半導体記憶装置が得られる。
摘要翻译：
控制在写操作期间的SRAM单元电源时，监视写入裕度作为最佳功率控制的控制量，总是发电电路，以确保恒定的写入容限，电源和选择电路，并在写入时切换电源电压。可以获得没有在SRAM单元显著降低写入时间稳定的写入操作是由在写，超快操作或超低功率运转时切换的电源电压来实现允许半导体存储器件。

16. 发明申请

WO2005041203A1 半導体記憶装置审中-公开
标题翻译：半导体存储设备
公开(公告)号：WO2005041203A1
公开(公告)日：2005-05-06
申请号：PCT/JP2004/014035
申请日：2004-09-17
申请人：日本電気株式会社 , 武田晃一
发明人：武田晃一
IPC分类号： G11C11/41
CPC分类号： G11C11/412 , H01L27/11
摘要：本発明によれば、半導体記憶装置のＳＲＡＭセルは、ループ接続され保持回路を形成する第1及び第２インバータ回路と、２つのアクセストランジスタと、第２インバータ回路のドライブトランジスタに直列接続された保持制御トランジスタとから構成され、保持制御トランジスタはメモリセルが非アクセスのときには第1及び第２インバータ回路はループ接続された保持回路を形成し静的にデータ保持し、メモリセルがアクセスされたときには第1及び第２インバータ回路はループ接続が切られ動的にデータ保持させる。メモリセルがアクセスされたときに、動的にデータ保持させることで読み出し操作に伴うデータ破壊を防止することができる。　さらに、メモリセルからのデータを１本のビット線により読み出すセンスアンプ回路をメモリセルアレイの中間にできるスペースに配置レイアウトすることで面積の有効活用が図られる
摘要翻译：半导体存储装置的SRAM单元各自包括彼此环路连接的第一和第二反相器电路，以形成保持电路; 两个存取晶体管; 以及与第二反相器电路的驱动晶体管串联连接的保持控制晶体管。当存储单元不被访问时，保持控制晶体管使得第一和第二反相器电路形成用于静态保持数据的环路保持电路。当存储单元被访问时，保持控制晶体管使得第一和第二反相器电路与循环连接断开以动态保持数据，从而防止由于读取操作而可能发生的数据损坏。此外，使用单个位线从存储单元读取数据的读出放大器电路设置在出现在存储单元阵列中的空间中，从而有效地使用该区域。

17. 发明申请

WO2008132971A1 半導体メモリ审中-公开
标题翻译：半导体存储器
公开(公告)号：WO2008132971A1
公开(公告)日：2008-11-06
申请号：PCT/JP2008/056854
申请日：2008-04-07
申请人：日本電気株式会社 , 崎村昇 , 武田晃一 , 杉林直彦 , 根橋竜介
发明人：崎村昇 , 武田晃一 , 杉林直彦 , 根橋竜介
IPC分类号： G11C13/00 , G11C11/15 , G11C16/06
CPC分类号： G11C13/00 , G11C11/16 , G11C13/0004 , G11C13/004 , G11C2013/0054
摘要：　クランプ用トランジスタのソース電圧とドレイン電圧が定常状態になるまでの時間を短縮可能な半導体メモリを提供する。　半導体メモリは、記憶情報によって抵抗値が変化する記憶素子１１ｂを含むメモリセル１１と、メモリセル１１と接続するビット線２と、ビット線２に任意の電位を印加してメモリセル１１に電流を流しその電流を検出する電流検出手段４を含み、電流検出手段４は、ビット線２の電位を反転増幅する反転増幅手段４１、電源と接続された検出用負荷手段４２、ゲートが反転増幅手段４１の出力を受けドレインが電源から検出用負荷手段４２を介して電流を受けソースがビット線２に任意の電位を印加しメモリセル１１に電流を供給するクランプ用トランジスタＭ１、及びクランプ用トランジスタＭ１のソースの電圧とドレインの電圧が定常状態になるまでドレインに補助電流を供給し、定常状態になった場合に補助電流の供給を停止する電流供給手段Ｍ２を含む。
摘要翻译：提供了一种半导体存储器，通过该半导体存储器可以缩短将钳位晶体管的源极电压和漏极电压保持在稳定状态所需的时间。半导体存储器包括存储单元（11），其包括存储元件（11b），其中电阻值由存储信息改变; 连接到存储单元（11）的位线（2）; 以及电流检测装置（4），其向位线（2）施加任意电压以允许电流在存储单元（11）中流动并检测电流。电流检测装置（4）包括用于反相和放大位线（2）的电位的反相放大装置（41）。连接到电源的检测负载装置（42）; 钳位晶体管（M1），其中栅极接收来自反相放大器装置（41）的输出，漏极通过检测负载装置（42）接收来自电源的电流，源向位线（2）施加任意电位）并向存储器单元（11）提供电流; 以及电流供给装置（M2），其向所述漏极供给辅助电流，直到所述钳位晶体管（M1）的源电压和漏极电压进入稳定状态，并且当所述电压处于所述电压时，停止所述辅助电流的供给稳定状态。

18. 发明申请

WO2006073060A1 半導体記憶装置审中-公开
标题翻译：半导体存储设备
公开(公告)号：WO2006073060A1
公开(公告)日：2006-07-13
申请号：PCT/JP2005/023544
申请日：2005-12-16
申请人：日本電気株式会社 , 武田晃一
发明人：武田晃一
IPC分类号： G11C11/412 , G11C11/41
CPC分类号： G11C11/412
摘要：６トランジスタで構成されるＳＲＡＭセルは微細化、低電圧化されることで、安定動作しなくなる。また安定動作のためには多くのトランジスタ、制御信号が必要とされるので、構成面積が大きくなるという問題がある。　ＳＲＡＭセルを５個のトランジスタで構成する。記憶ノードＶ２を入力とし記憶ノードＶ１を出力とするインバータ回路（Ｐ１、Ｎ１）と、電源ＶＤＤと記憶ノードＶ２との間に接続され、記憶ノードＶ１を入力とし記憶ノードＶ２を出力とする負荷トランジスタＰ２と、読み出しビット線ＲＢＬと記憶ノードＶ１との間に接続されたアクセストランジスタＮ３と、書き込みビット線ＷＢＬと記憶ノードＶ２との間に接続されたアクセストランジスタＮ４とで構成する。アクセストランジスタＮ４を書き込みワード線ＷＷＬで制御することでメモリセルの保持制御手段及び書き込み手段とすることで少ない素子数で高速動作可能な半導体装置が得られる。
摘要翻译：配置有6个晶体管的SRAM单元在微型化和电压降低时不能稳定工作。存在配置面积增加的问题，因为需要许多晶体管和控制信号来稳定操作。 SRAM单元配置有5个晶体管。 SRAM单元配置有具有用于输入的存储节点（V2）和用于输出的存储节点（V1）的反相器电路（P1，N1）连接在电源（VDD）和存储节点（V2）之间并具有用于输入的存储节点（V1）和用于输出的存储节点（V2）的负载晶体管（P2）连接在读出位线（RBL）和存储节点（V1）之间的存取晶体管（N3）; 以及连接在写入位线（WBL）和存储节点（V2）之间的存取晶体管（N4）。通过由写入字线（WWL）控制，存取晶体管（N4）被允许作为保持控制装置和存储器单元的写入装置进行操作。因此，提供了以少量元件高速运行的半导体器件。

19. 发明申请

WO2005125014A1 プログラマブル半導体装置审中-公开
标题翻译：可编程半导体器件
公开(公告)号：WO2005125014A1
公开(公告)日：2005-12-29
申请号：PCT/JP2005/009544
申请日：2005-05-25
申请人：日本電気株式会社 , 野村昌弘 , 武田晃一
发明人：野村昌弘 , 武田晃一
IPC分类号： H03K19/173
CPC分类号： H03K19/17748 , H03K19/17736 , H03K19/1778 , H03K19/17792
摘要：　本発明のプログラマブル半導体装置は、所定の演算を実行する演算要素部（１）と、演算要素部（１）における信号の入力部分および/または出力部分となる入力/出力接続部（２）と、複数の配線からなり、入力/出力接続部（２）を介して演算要素部（１）を接続する相互接続部（３）と、相互接続部（３）の交点の間に配置され、相互接続部（３）を切断、順方向駆動、または逆方向駆動する双方向リピータ部（４）と、相互接続部（３）の交点に配置され、その交点において相互接続部（３）を結合する相互接続結合部（５）とを備える。
摘要翻译：可编程半导体器件包括用于执行预定操作的操作元件单元（1），用于输入点的输入/输出连接点（2）和/或操作元件单元（1）处的信号输出点，互连部分（3）由用于经由输入/输出连接点（2）连接操作元件单元（1）的多条布线组成，布置在互连部分（3）的节点之间的双向中继器单元（4）用于切割和向前驱动; 向后布置在互连部分（3）的节点处的互连部分（3）和互连联接点（5），用于在节点处耦合互连部分（3）。

20. 发明申请

WO2009090829A1 半導体記憶装置および半導体記憶装置におけるデータ読出し方法审中-公开
标题翻译：在半导体存储器件中使用的半导体存储器件和数据读取方法
公开(公告)号：WO2009090829A1
公开(公告)日：2009-07-23
申请号：PCT/JP2008/073088
申请日：2008-12-18
申请人：日本電気株式会社 , 池田秀寿 , 武田晃一
发明人：池田秀寿 , 武田晃一
IPC分类号： G11C11/404 , G11C11/4091
CPC分类号： G11C11/4091 , G11C7/062 , G11C7/067 , G11C7/14 , G11C11/4099 , G11C2207/063
摘要：　本発明の半導体記憶装置は、データの書込み時に電荷の蓄積もしくは除去が行われ、当該データの読出し時に当該電荷に対応するセル電流の読出しが行われるメモリセル１１と、メモリセル１１に通常データを書き込むとともに、当該通常データに対応するセル電流が読み出されると、その後にメモリセル１１に参照データを書き込む書込み回路１２と、通常データに対応するセル電流からオフセット電流を減じ、出力するオフセット電流減算器１４と、メモリセル１１から、通常データおよび参照データにそれぞれ対応するセル電流を順次読み出し、参照データに対応するセル電流を参照電流とし、オフセット電流減算器１４から出力された電流を参照電流と比較することにより通常データの値を判定する電流比較器１３と、を有する。
摘要翻译：半导体存储装置包括存储单元（11），当读取数据时，在存储单元（11）中存储或去除电荷，并且在读取数据时读取与电荷对应的单元电流; 写入电路（12），当正常数据对应的单元电流被读取时，将正常数据写入存储单元（11）中，然后写入存储单元（11）中的参考数据; 偏移电流减法器（14），其从与所述正常数据相对应的单元电流中减去偏移电流并输出所述减法的结果; 以及电流比较器（13），其依次从存储单元（11）读取与正常数据和参考数据相对应的单元电流，将与参考数据相对应的单元电流设置为参考电流，并将从具有参考电流的偏移电流减法器（14），从而判断正常数据的值。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式