专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

131. 发明申请

WO2012144062A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2012144062A1
公开(公告)日：2012-10-26
申请号：PCT/JP2011/059905
申请日：2011-04-22
申请人：ルネサスエレクトロニクス株式会社 , 瀬戸川潤
发明人：瀬戸川　潤
IPC分类号： G11C16/06 , G11C16/02
CPC分类号： G11C16/30
摘要：　半導体装置に電源を供給するための第１の電源電圧が供給される第１の電源ノードと、昇圧して第２の電源電圧に昇圧する昇圧回路（１１６）と、第１の電源電圧と第２の電源電圧とのうちいずれか高い方の電源電圧である第１の高電源電圧を選択する電源選択回路（１５０）と、基準電圧を発生する基準電圧発生回路（１１８）と、基準電圧を受け、前記第２の電源電圧が与えられるノードの放電処理に関係する放電動作関係回路（１２２）とを備える。制御不能な事態において、高電圧を動作電源電圧として利用することにより内部の放電回路および放電シーケンスの正常に動作させ、デバイス内の高電圧の電荷が放電され、記憶データおよびデバイスを保護する装置を提供することができる。
摘要翻译：该半导体装置设置有：第一电源节点，其被提供有用于向半导体器件供电的第一电源电压; 升压电路（116），其对第二电源电压进行升压; 电源选择电路（150），其选择作为所述第一电源电压的高电源电压的第一高电源电压和所述第二电源电压; 参考电压产生电路（118），其产生参考电压; 以及接收参考电压的放电操作相关电路（122），并且涉及施加第二电源电压的节点的放电处理。提供了一种半导体器件，其中，在不可控状态下，可以使用高电压作为操作电源电压正常地操作内部放电电路和放电序列，放电该器件中的高电压电荷，并且存储数据和设备受到保护。

132. 发明申请

WO2011031900A3 APPARATUS, SYSTEM, AND METHOD FOR POWER REDUCTION MANAGEMENT IN A STORAGE DEVICE 审中-公开
标题翻译：用于存储设备中的功率降低管理的装置，系统和方法
公开(公告)号：WO2011031900A3
公开(公告)日：2011-06-16
申请号：PCT/US2010048321
申请日：2010-09-09
申请人： FUSION IO INC
发明人： SMITH LANCE , FILLINGIM JEREMY , FLYNN DAVID , INSKEEP BILL , STRASSER JOHN , THATCHER JONATHAN
IPC分类号： G06F1/32 , G06F1/26 , G06F13/14
CPC分类号： G11C5/141 , G06F1/30 , G06F11/1048 , G06F11/1076 , G06F11/1441 , G06F11/1471 , G06F11/2015 , G06F11/3034 , G06F11/3058 , G06F2201/81 , G11C16/10 , G11C16/30
摘要： An apparatus, system, and method are disclosed for power loss management in a nonvolatile data storage device 102. A monitor module 510 initiates a power loss mode in the nonvolatile data storage device 102 in response to a primary power source 130 failing to supply electric power above a predefined threshold to the nonvolatile data storage device 102. A secondary power source 124 supplies electric power to the nonvolatile data storage device 102 for at least a power hold-up time during the power loss mode. A power loss module 520 adjusts execution of in-process operations on the nonvolatile data storage device 102 during the power loss mode so that essential in-process operations execute within the power hold-up time.
摘要翻译：公开了一种用于非易失性数据存储设备102中的功率损失管理的装置，系统和方法。监控模块510响应于主电源130不能提供电力而在非易失性数据存储设备102中启动功率损耗模式在非易失性数据存储设备102上方的预定阈值以上。次级电源124在非易失性数据存储设备102中在功率损耗模式期间至少提供功率保持时间的电力。功率损耗模块520在功率损耗模式期间调整非易失性数据存储设备102上的进行中操作的执行，从而在功率保持时间内执行基本的进行中操作。

133. 发明申请

WO2011031900A2 APPARATUS, SYSTEM, AND METHOD FOR POWER REDUCTION MANAGEMENT IN A STORAGE DEVICE 审中-公开
标题翻译：存储设备中功率降低管理的装置，系统和方法
公开(公告)号：WO2011031900A2
公开(公告)日：2011-03-17
申请号：PCT/US2010/048321
申请日：2010-09-09
申请人： FUSION-IO, INC.
发明人： SMITH, Lance , FILLINGIM, Jeremy , FLYNN, David , INSKEEP, Bill , STRASSER, John , THATCHER, Jonathan
IPC分类号： G06F1/32 , G06F1/26 , G06F13/14
CPC分类号： G11C5/141 , G06F1/30 , G06F11/1048 , G06F11/1076 , G06F11/1441 , G06F11/1471 , G06F11/2015 , G06F11/3034 , G06F11/3058 , G06F2201/81 , G11C16/10 , G11C16/30
摘要： An apparatus, system, and method are disclosed for power loss management in a nonvolatile data storage device 102. A monitor module 510 initiates a power loss mode in the nonvolatile data storage device 102 in response to a primary power source 130 failing to supply electric power above a predefined threshold to the nonvolatile data storage device 102. A secondary power source 124 supplies electric power to the nonvolatile data storage device 102 for at least a power hold-up time during the power loss mode. A power loss module 520 adjusts execution of in-process operations on the nonvolatile data storage device 102 during the power loss mode so that essential in-process operations execute within the power hold-up time.
摘要翻译：公开了用于非易失性数据存储设备102中的功率损失管理的装置，系统和方法。监视器模块510响应于主电源130未能提供电力而在非易失性数据存储设备102中启动功率损耗模式高于非易失性数据存储设备102的预定义阈值。次级电源124在功率损耗模式期间至少提供功率保持时间，向非易失性数据存储设备102提供电力。功率损耗模块520在功率损耗模式期间调整非易失性数据存储设备102上的处理中操作的执行，使得在功率保持时间内执行必要的在线操作。

134. 发明申请

WO2010134141A1 半導体記憶装置审中-公开
标题翻译：半导体存储器件
公开(公告)号：WO2010134141A1
公开(公告)日：2010-11-25
申请号：PCT/JP2009/005886
申请日：2009-11-05
申请人：パナソニック株式会社 , 諏訪仁史 , 圓山敬史 , 小野貴史 , 新田忠司 , 西川和予 , 上南雅裕
发明人：諏訪仁史 , 圓山敬史 , 小野貴史 , 新田忠司 , 西川和予 , 上南雅裕
IPC分类号： G11C16/02 , G11C16/04 , G11C16/06
CPC分类号： G11C16/10 , G11C16/30 , G11C16/3404
摘要：　半導体集積回路において、書き込み電圧生成回路１０７は、昇圧回路１０８の出力電圧を受け、メモリセルへの書き込み電圧を生成する。この書き込み電圧が低い場合には、ビット数調整回路１１２により、メモリセルの書き込みビット数を増加させて書き込む。一方、前記メモリセルへの書き込み電圧が高くなれば、ビット数調整回路１１２により、メモリセルの書き込みビット数を減少させて書き込む。昇圧回路の電流供給能力が有効に活用されながら、昇圧回路の面積削減及び書き込み時間の高速化が図られる。
摘要翻译：公开了一种半导体集成电路，其中写入电压产生电路（107）接收升压电路（108）的输出电压，并产生用于存储单元的写入电压。当写入电压低时，位数调节电路（112）增加写入存储器单元的写入位数。如果存储器单元的写入电压变高，则位数调节电路（112）减少写入存储单元的写入位数。可以有效地利用升压电路的电流馈电能力，同时可以减小升压电路的面积，并且写入时间加快。

135. 发明申请

WO2010053262A4 POWER MANAGEMENT CHIP FURNISHED WITH VOLTAGE CONTROLLER 审中-公开
标题翻译：电源管理芯片带有电压控制器
公开(公告)号：WO2010053262A4
公开(公告)日：2010-09-30
申请号：PCT/KR2009005888
申请日：2009-10-13
申请人： SILICON WORKS CO LTD , SON YONUG-SUK , AHN YONG-SUNG , CHO HYUN-JA , OH HYUNG-SEOG , HAN DAE-KEUN
发明人： SON YONUG-SUK , AHN YONG-SUNG , CHO HYUN-JA , OH HYUNG-SEOG , HAN DAE-KEUN
IPC分类号： G09G3/36
CPC分类号： G11C16/30 , G09G3/3648 , G09G3/3696 , G09G2330/02 , G09G2330/021 , G11C5/145
摘要： The present invention relates to a power management chip (Power Management IC) and particularly to a power management chip with a built-in EEPROM furnished with a voltage controller wherein the voltage required for the recording operation or erase operation of the EEPROM is not supplied by using a separate external voltage source or a high voltage generation circuit but instead by controlling the voltage naturally produced by system operation, so that the number of external terminals and the size of the chip may be reduced.
摘要翻译：电源管理芯片技术领域本发明涉及一种电源管理芯片（电源管理IC），尤其涉及一种内置有EEPROM的电源管理芯片，该电源管理芯片配备有电压控制器，其中EEPROM的记录操作或擦除操作所需的电压不由使用单独的外部电压源或高压产生电路，而是通过控制系统操作自然产生的电压，从而可以减少外部端子的数量和芯片的尺寸。

136. 发明申请

WO2010053262A2 전압조정기를 구비한 전원관리칩 审中-公开
标题翻译：电源管理芯片带电压控制器
公开(公告)号：WO2010053262A2
公开(公告)日：2010-05-14
申请号：PCT/KR2009/005888
申请日：2009-10-13
申请人： (주)실리콘웍스 , 손영석 , 안용성 , 조현자 , 오형석 , 한대근
发明人： 손영석 , 안용성 , 조현자 , 오형석 , 한대근
IPC分类号： G09G3/36
CPC分类号： G11C16/30 , G09G3/3648 , G09G3/3696 , G09G2330/02 , G09G2330/021 , G11C5/145
摘要： 본 발명은 전원관리칩(Power Management IC)에 관한 것으로, 특히 이이피롬이 내장된 전원관리칩에 있어서, 이이피롬의 기록 동작 또는 소거 동작에 필요한 전압을 별도의 외부전압원 또는 고전압 생성회로를 이용하여 공급하는 것이 아니라, 시스템의 동작에서 자연적으로 발생하는 전압을 조정하여 공급함으로써 외부단자의 수 및 칩의 사이즈를 감소시킬 수 있는 전압조정기를 구비한 전원관리칩에 관한 것이다.
摘要翻译：电源管理芯片技术领域本发明涉及一种电源管理芯片（Power Management IC），特别涉及一种具有内置EEPROM的电源管理芯片，该EEPROM配有电压控制器，其中EEPROM的记录操作或擦除操作所需的电压不由使用单独的外部电压源或高压产生电路，而是通过控制由系统操作自然产生的电压，从而可以减少外部端子的数量和芯片的尺寸。

137. 发明申请

WO2010047140A1 集積回路装置审中-公开
标题翻译：集成电路设备
公开(公告)号：WO2010047140A1
公开(公告)日：2010-04-29
申请号：PCT/JP2009/057773
申请日：2009-04-17
申请人：国立大学法人東京大学 , 竹内健 , 安福正 , 石田光一 , 高宮真 , 桜井貴康
发明人：竹内健 , 安福正 , 石田光一 , 高宮真 , 桜井貴康
IPC分类号： G11C16/06 , G11C7/00 , H01L25/065 , H01L25/07 , H01L25/18
CPC分类号： G11C5/04 , G11C5/02 , G11C5/145 , G11C11/005 , G11C16/12 , G11C16/30 , H01L25/0657 , H01L25/16 , H01L25/18 , H01L2225/06513 , H01L2225/06517 , H01L2924/0002 , H01L2924/19106 , H01L2924/00
摘要：　ＤＲＡＭチップ２０やフラッシュメモリチップ２２を積層した積層体２４の上面に、昇圧回路４０を有するインターポーザ３０を配置した。これにより、装置の小型化を図ることができる。また、昇圧回路４０として、インダクタを有するブーストコンバータを用いたから、複数のキャパシタを並列に接続してなるチャージポンプを用いるものに比して装置の小型化を図ることができる。
摘要翻译：具有升压电路（40）的插入件（30）设置在叠层结构（24）的顶表面上，其中堆叠有DRAM芯片（20）和闪存芯片（22）。因此，可以设计紧凑的装置。此外，可以设计一种比采用具有串联连接的多个电容器的电荷泵的装置更紧凑的装置，因为使用具有电感器的升压转换器作为升压电路（40）。

138. 发明申请

WO2009153262A1 STEUERSYSTEM 审中-公开
标题翻译：控制系统
公开(公告)号：WO2009153262A1
公开(公告)日：2009-12-23
申请号：PCT/EP2009/057475
申请日：2009-06-16
申请人： AFL STRIBEL PRODUCTION GMBH , FLOCK, Horst
发明人： FLOCK, Horst
IPC分类号： G11C16/22 , G06F13/42 , G11C16/12 , G11C16/30
CPC分类号： G06F13/4291 , G11C16/30
摘要： Um ein Steuersystem umfassend einen Microcontroller und ein EEPROM zur Speicherung von Daten für den Microcontroller, derart zu verbessern, dass der Zugriff des Microcontrollers auf das EEPROM störungssicher erfolgen kann, wird vorgeschlagen, dass zwischen einer Spannungsversorgung und einem Versorgungsanschluss des EEPROM ein Schalter vorgesehen ist, welcher durch einen Steueranschluss des Microcontrollers steuerbar ist und das in dem Microcontroller eine Systemresetroutine vorgesehen ist, welche bei einem Durchlauf an dem Steueranschluss ein Unterbrechungssignal ausgibt, welches für eine Unterbrechungszeitdauer den Schalter öffnet und das EEPROM zurücksetzt.
摘要翻译：包括微控制器和用于存储数据的微控制器，以改善，使得微控制器的访问可以对EEPROM进行故障安全的EEPROM的控制系统中，提出以使开关电压源和EEPROM的供给端子之间，这是由微控制器的控制端子和一个系统复位例程可控在微控制器中，其输出在一个通到该断开开关的时间中断周期和复位EEPROM的中断信号的控制端子被提供。

139. 发明申请

WO2009085705A1 READ, VERIFY WORD LINE REFERENCE VOLTAGE TO TRACK SOURCE LEVEL 审中-公开
标题翻译：读取，验证字线参考电压到跟踪源电平
公开(公告)号：WO2009085705A1
公开(公告)日：2009-07-09
申请号：PCT/US2008/086870
申请日：2008-12-15
申请人： SANDISK CORPORATION , PAN, Feng , PHAM, Trung , WOO, Byungki
发明人： PAN, Feng , PHAM, Trung , WOO, Byungki
IPC分类号： G11C16/08 , G11C16/30
CPC分类号： G11C16/08 , G11C16/30
摘要： A non-volatile memory device has individual pages of memory cells to be sensed in parallel. The memory device includes a source level tracking circuit coupled to receive a predetermined word line voltage from a word line voltage supply and the voltage level at the aggregate source node of one or more pages and coupled to provide to word lines of the memory an output voltage during the sensing operation, where the source level tracking circuit includes an op amp whereby the output voltage is the word line voltage offset by an amount to track the voltage level at the aggregate node and compensate for source bias errors due to a finite resistance in the ground loop.
摘要翻译：非易失性存储器件具有要并行感测的存储器单元的单独页面。存储器件包括源极电平跟踪电路，其被耦合以从字线电压源接收预定字线电压，并在一个或多个页面的聚合源节点处接收电压电平，并被耦合以向存储器的字线提供输出电压在感测操作期间，源电平跟踪电路包括运算放大器，由此输出电压是字线电压偏移量，以跟踪聚集节点处的电压电平，并补偿源极偏移误差，这是由于在接地回路。

140. 发明申请

WO2006118636A3 MEMORY STRUCTURE AND METHOD OF PROGRAMMING 审中-公开
标题翻译：记忆结构与编程方法
公开(公告)号：WO2006118636A3
公开(公告)日：2009-04-16
申请号：PCT/US2006006420
申请日：2006-02-23
申请人： FREESCALE SEMICONDUCTOR INC , LI CHI NAN BRIAN
发明人： LI CHI NAN BRIAN
IPC分类号： G11C16/04
CPC分类号： G11C16/3454 , G11C16/10 , G11C16/30
摘要： A memory and a method for programming a memory device are discussed. The method comprises selecting (32) a cell to program, wherein the cell is coupled to a bit line, applying (34) a first programming pulse, wherein the first programming pulse comprises applying a first voltage to the bit line, verifying (36) if the cell is programmed after applying the first programming pulse, and applying (38) a second programming pulse to the bit line after applying the first programming pulse if the cell is not programmed after applying the first programming pulse, wherein second programming pulse comprises applying a second voltage to the bit line, wherein the second voltage is different than the first voltage.
摘要翻译：讨论了存储器和用于编程存储器件的方法。该方法包括选择（32）要编程的单元，其中所述单元耦合到位线，施加（34）第一编程脉冲，其中所述第一编程脉冲包括向所述位线施加第一电压，验证（36）如果在施加第一编程脉冲之后对单元进行编程，并且在施加第一编程脉冲之后，如果单元未被编程，则将第二编程脉冲施加到位线（38），其中第二编程脉冲包括应用第二电压到位线，其中第二电压不同于第一电压。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式