专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US5351087A Two stage interpolation system 失效
标题翻译：两级插值系统
公开(公告)号：US5351087A
公开(公告)日：1994-09-27
申请号：US938233
申请日：1991-05-29
申请人： Todd J. Christopher , Karl F. Horlander , Timothy W. Saeger
发明人： Todd J. Christopher , Karl F. Horlander , Timothy W. Saeger
IPC分类号： H04N3/223 , H04N3/27 , H04N5/45 , H04N7/00 , H04N7/01 , H04N9/64
CPC分类号： H04N7/0122 , H04N3/223 , H04N3/27 , H04N5/45 , H04N7/007 , H04N7/01 , H04N7/0105 , H04N9/641
摘要： A two stage interpolation system provides greater bandwidth for signals compressed and expanded by interpolation, for example video signals displayed in a zoom or enlarged mode. A finite impulse response filter generates from a first signal of digital samples a second signal of digital samples representing signal points between the samples of the first signal. The first signal is delayed, but otherwise substantially unmodified. The second signal and the delayed first signal are interleaved, for example by a multiplexer, to produce a third signal of digital values having a sample density twice that of the first signal. A compensated variable interpolator derives from the third signal a fourth signal of digital samples in which the frequency content of information represented by the first signal has been changed. The first signal can have frequency components as high as approximately 40% of the sampling rate for the first signal without significant reduction of bandwidth in the fourth signal, even when expanded. In the case of enlarging the picture represented by a video signal, the video signal can be truncated, for example in a FIFO line memory, prior to being delayed and processed by the finite impulse response filter. The compensated variable interpolator can be controlled, for example by a microprocessor or hardware equivalent, to provide selected ratios of compression or expansion.
摘要翻译： PCT No.PCT / US91 / 03734 Sec。 371日期：1992年10月23日 102（e）日期1992年10月23日PCT 1991年5月29日PCT PCT。 WO91 / 19393 PCT出版物日期为1991年12月12日。两级插值系统为通过插值压缩和扩展的信号提供更大的带宽，例如以缩放或放大模式显示的视频信号。有限脉冲响应滤波器从数字样本的第一信号产生表示第一信号的样本之间的信号点的数字样本的第二信号。第一个信号被延迟，但是基本上未被修改。第二信号和延迟的第一信号例如由多路复用器进行交织，以产生具有两倍于第一信号的采样密度的数字值的第三信号。补偿的可变内插器从第三信号中导出数字采样的第四信号，其中由第一信号表示的信息的频率内容已经改变。即使在扩展时，第一信号可以具有高达第一信号的采样率的大约40％的频率分量，而不会显着降低第四信号中的带宽。在放大由视频信号表示的图像的情况下，视频信号可以被截断，例如在FIFO行存储器中，在被有限脉冲响应滤波器延迟和处理之前。补偿的可变内插器可以例如通过微处理器或硬件等效来控制，以提供选定的压缩或扩展比。

2. 发明授权

US5420643A Chrominance processing system for compressing and expanding video data 失效
标题翻译：用于压缩和扩展视频数据的色度处理系统
公开(公告)号：US5420643A
公开(公告)日：1995-05-30
申请号：US250998
申请日：1994-05-31
申请人： Eric D. Romesburg , Nathaniel H. Ersoz , Karl F. Horlander , Timothy W. Saeger
发明人： Eric D. Romesburg , Nathaniel H. Ersoz , Karl F. Horlander , Timothy W. Saeger
IPC分类号： H04N3/223 , H04N3/27 , H04N5/45 , H04N7/00 , H04N7/01 , H04N9/64 , H04N5/262 , H04N5/272 , H04N9/74
CPC分类号： H04N7/0122 , H04N3/223 , H04N3/27 , H04N5/45 , H04N7/007 , H04N7/01 , H04N7/0105 , H04N9/641
摘要： A circuit for compressing and expanding video color component data comprises a FIFO line memory and a delay circuit. A timing circuit generates control signals for writing data into the line memory and for reading data from the line memory to compress and expand the data. The delay circuit matches the data compressed or expanded in the FIFO line memory to luminance data which is similarly compressed or expanded. A switching network selectively establishes a first signal path in which the line memory precedes the delay circuit for implementing the data expansion and a second signal path in which the delay circuit precedes the line memory for implementing the data compression. The switching network is controlled according to selected display formats requiring compression or expansion, for example by a microprocessor.
摘要翻译：用于压缩和扩展视频颜色分量数据的电路包括FIFO行存储器和延迟电路。定时电路产生用于将数据写入行存储器并用于从行存储器读取数据以压缩和扩展数据的控制信号。延迟电路将FIFO行存储器中压缩或扩展的数据与类似地压缩或扩展的亮度数据进行匹配。交换网络选择性地建立第一信号路径，其中线路存储器在延迟电路之前用于实现数据扩展，以及第二信号路径，其中延迟电路在线路存储器之前用于实现数据压缩。根据所需的压缩或扩展的显示格式来控制交换网络，例如由微处理器。

3. 发明授权

US5311309A Luminance processing system for compressing and expanding video data 失效
标题翻译：用于压缩和扩展视频数据的亮度处理系统
公开(公告)号：US5311309A
公开(公告)日：1994-05-10
申请号：US938232
申请日：1992-10-23
申请人： Nathaniel H. Ersoz , Karl F. Horlander , Timothy W. Saeger
发明人： Nathaniel H. Ersoz , Karl F. Horlander , Timothy W. Saeger
IPC分类号： H04N3/223 , H04N3/27 , H04N5/45 , H04N7/00 , H04N7/01 , H04N9/64 , H04N7/12
CPC分类号： H04N7/0122 , H04N3/223 , H04N3/27 , H04N5/45 , H04N7/007 , H04N7/01 , H04N7/0105 , H04N9/641
摘要： A circuit for compressing and expanding video data comprises a FIFO line memory and an interpolator. A timing circuit generates control signals for writing data into the line memory and for reading data from the line memory to compress and expand the data. The interpolator smooths the data expanded or to be compressed in the FIFO line memory. A switching network selectively establishes a first signal path in which the line memory precedes the interpolator for implementing the data expansion and a second signal path in which the interpolator precedes the line memory for implementing the data compression. The switching network is controlled according to selected display formats requiring compression or expansion, for example by a microprocessor.
摘要翻译： PCT No.PCT / US91 / 03817 Sec。 371日期：1992年10月23日 102（e）日期1992年10月23日PCT提交1991年5月30日PCT公布。出版物WO91 / 19394 日期1991年12月12日。用于压缩和扩展视频数据的电路包括FIFO行存储器和内插器。定时电路产生用于将数据写入行存储器并用于从行存储器读取数据以压缩和扩展数据的控制信号。内插器使FIFO行存储器中的数据扩展或压缩。交换网络选择性地建立第一信号路径，其中线路存储器在插值器之前用于实现数据扩展，以及第二信号路径，其中内插器在行存储器之前用于实现数据压缩。根据所需的压缩或扩展的显示格式来控制交换网络，例如由微处理器。

4. 发明授权

US5486871A Automatic letterbox detection 失效
标题翻译：自动信箱检测
公开(公告)号：US5486871A
公开(公告)日：1996-01-23
申请号：US940877
申请日：1992-11-03
申请人： Paul D. Filliman , Nathaniel H. Ersoz , Timothy W. Saeger , David J. Duffield , Karl F. Horlander
发明人： Paul D. Filliman , Nathaniel H. Ersoz , Timothy W. Saeger , David J. Duffield , Karl F. Horlander
IPC分类号： H04N3/27 , H04N7/00 , H04N5/68 , H04N7/01
CPC分类号： H04N7/0122 , H04N3/27 , H04N7/007 , Y10S348/913
摘要： A video control system, comprises a deflection system having a dimensionally adjustable raster, a circuit for detecting a letterbox video signal source and a circuit for dimensionally controlling the raster of the deflection system responsive to the detecting circuit. The detecting circuit and the control circuit are operable automatically. The detection circuit can comprise a circuit for measuring video luma levels of the video signal source in at least two regions of each video field and a circuit for comparing the luma levels from each of the regions to respective threshold levels. In an alternative, the detection circuit comprises a circuit for comparing respective minimum and maximum luminance values for a plurality of successive video lines, a circuit for storing minimum and maximum luminance values for the plurality of video lines, a circuit for generating gradients indicative of the stored values and a circuit for comparing the gradients to threshold values.
摘要翻译： PCT No.PCT / US91 / 03739 Sec。 371日期：1992年11月3日 102（e）日期1992年11月3日PCT 1991年5月29日PCT PCT。出版物WO91 / 19390 日期为1991年12月12日。视频控制系统包括具有尺寸可调的光栅的偏转系统，用于检测信箱视频信号源的电路和用于响应于检测电路对偏转系统的光栅进行尺寸控制的电路。检测电路和控制电路可自动操作。检测电路可以包括用于测量每个视频场的至少两个区域中的视频信号源的视频亮度水平的电路和用于将来自每个区域的亮度水平与相应阈值水平进行比较的电路。或者，检测电路包括用于比较多个连续视频行的相应最小和最大亮度值的电路，用于存储多个视频行的最小和最大亮度值的电路，用于产生指示存储值和用于将梯度与阈值进行比较的电路。

5. 发明授权

US5299007A Vertical reset generation system 失效
标题翻译：垂直复位生成系统
公开(公告)号：US5299007A
公开(公告)日：1994-03-29
申请号：US963446
申请日：1992-10-19
申请人： Timothy W. Saeger , Karl F. Horlander
发明人： Timothy W. Saeger , Karl F. Horlander
IPC分类号： H04N5/265 , H04N5/10 , H04N5/44 , H04N5/45 , H04N3/223 , H04N5/262
CPC分类号： H04N7/0122 , H04N5/10 , Y10S348/913
摘要： A video display control system comprises a display for the video signal, a vertical zoom circuit for generating from the video signal a picture having a vertical height greater than the display, and, a vertical panning circuit for displaying a selected portion of the picture on the display by generating a time delay relative to a vertical synchronizing component of the video signal. A counter and comparator measure the respective durations of successive fields of the video signal and the time delay. A circuit responsive to the comparing means generates a first signal for initiating delayed reset pulses when a field of the video signal and the time delay match in duration. Another circuit generates a second signal for initiating the delayed reset pulses in accordance with the vertical synchronizing component. A gating circuit selects the first initiating signal as an output, if present, and selects the second initiating signal as an output absent detection of the first initiating signal. A further counter generates the delayed vertical reset pulses responsive to the output selected by the gating circuit.
摘要翻译：视频显示控制系统包括用于视频信号的显示器，用于从视频信号产生具有大于显示器的垂直高度的图像的垂直变焦电路，以及用于在图像信号上显示图像的选定部分的垂直平移电路通过产生相对于视频信号的垂直同步分量的时间延迟显示。计数器和比较器测量视频信号的连续场的相应持续时间和时间延迟。响应于比较装置的电路产生用于在视频信号的场和时间延迟匹配持续时间时启动延迟复位脉冲的第一信号。另一电路根据垂直同步分量产生用于启动延迟复位脉冲的第二信号。门控电路选择第一起始信号作为输出（如果存在），并且选择第二起始信号作为输出，而不检测第一起始信号。响应于由选通电路选择的输出，另一个计数器产生延迟的垂直复位脉冲。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式