专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

US20100246299A1 SEMICONDUCTOR STORAGE DEVICE AND REDUNDANCY METHOD 审中-公开
标题翻译：半导体存储设备和冗余方法
公开(公告)号：US20100246299A1
公开(公告)日：2010-09-30
申请号：US12559925
申请日：2009-09-15
申请人： Takayuki IWAI , Mariko IIZUKA
发明人： Takayuki IWAI , Mariko IIZUKA
IPC分类号： G11C29/00 , G11C7/00
CPC分类号： G11C29/84 , G11C29/842
摘要： A semiconductor storage device includes a normal area that contains a plurality of memory cells and a redundancy area that contains a plurality of memory cells. The semiconductor storage device further includes a delaying unit that changes, between a first mode in which both the normal area and the redundancy area are used and a second mode in which only the normal area is used without use of the redundancy area, a timing for issuing a cell-array control signal for selecting a memory cell from among the memory cells used in a corresponding mode.
摘要翻译：半导体存储装置包括包含多个存储单元的正常区域和包含多个存储单元的冗余区域。半导体存储装置还包括延迟单元，其在使用正常区域和冗余区域的第一模式和仅使用正常区域而不使用冗余区域的第二模式之间进行改变，定时发出用于从相应模式中使用的存储单元中选择存储单元的单元阵列控制信号。

2. 发明申请

US20090073778A1 SEMICONDUCTOR MEMORY DEVICE 有权
标题翻译：半导体存储器件
公开(公告)号：US20090073778A1
公开(公告)日：2009-03-19
申请号：US12209787
申请日：2008-09-12
申请人： Takayuki IWAI , Mariko IIZUKA
发明人： Takayuki IWAI , Mariko IIZUKA
IPC分类号： G11C7/00 , G11C8/00 , G11C29/00
CPC分类号： G11C29/848
摘要： A semiconductor memory device comprises a plurality of submacros mutually connected via global data lines. Each of the submacros includes a first and a second memory block, and a memory block control circuit arranged between the first and second memory blocks. The memory block control circuit includes a DQ buffer block connected to the first memory block via first complementary data lines and connected to the second memory block via second complementary data lines. It also includes a dynamic data shift redundancy circuit block connected to the DQ buffer block via local data lines and operative to relieve the first and second memory blocks.
摘要翻译：半导体存储器件包括经由全局数据线相互连接的多个子宏。每个子宏包括第一和第二存储器块，以及布置在第一和第二存储器块之间的存储器块控制电路。存储器块控制电路包括经由第一互补数据线连接到第一存储器块并经由第二补充数据线连接到第二存储器块的DQ缓冲器块。它还包括通过本地数据线连接到DQ缓冲器块的动态数据移位冗余电路块，并且可操作以缓解第一和第二存储器块。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式