专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US08799617B2 Memory management unit and method of accessing an address 有权
标题翻译：内存管理单元和访问地址的方法
公开(公告)号：US08799617B2
公开(公告)日：2014-08-05
申请号：US12375848
申请日：2006-08-01
申请人： Stephen Pickering , Edward J. Hathaway , Christian Vetterli , Michael C. Wood
发明人： Stephen Pickering , Edward J. Hathaway , Christian Vetterli , Michael C. Wood
IPC分类号： G06F12/00 , G06F12/06
CPC分类号： G06F12/0615
摘要： A memory management unit comprises register and control logic and arranged to support a microprocessor controller unit accessing physical address space via an address bus wherein the microprocessor controller unit comprises a program counter having a first address size, the memory management unit wherein the register and control logic comprises a register having a second address size greater than the first address size and arranged to provide an extended address bus between the microprocessor controller unit and physical address space.
摘要翻译：存储器管理单元包括寄存器和控制逻辑，并且被布置成支持微处理器控制器单元经由地址总线访问物理地址空间，其中微处理器控制器单元包括具有第一地址大小的程序计数器，存储器管理单元，其中寄存器和控制逻辑包括具有大于第一地址大小的第二地址大小并被布置成在微处理器控制器单元和物理地址空间之间提供扩展地址总线的寄存器。

2. 发明申请

US20090313414A1 MEMORY MANAGEMENT UNIT AND METHOD OF ACCESSING AN ADDRESS 有权
标题翻译：存储器管理单元和访问地址的方法
公开(公告)号：US20090313414A1
公开(公告)日：2009-12-17
申请号：US12375848
申请日：2006-08-01
申请人： Stephen Pickering , Edward J. Hathaway , Christian Vetterli , Michael C. Wood
发明人： Stephen Pickering , Edward J. Hathaway , Christian Vetterli , Michael C. Wood
IPC分类号： G06F12/06 , G06F12/00
CPC分类号： G06F12/0615
摘要： A memory management unit comprises register and control logic and arranged to support a microprocessor controller unit accessing physical address space via an address bus wherein the microprocessor controller unit comprises a program counter having a first address size, the memory management unit wherein the register and control logic comprises a register having a second address size greater than the first address size and arranged to provide an extended address bus between the microprocessor controller unit and physical address space.
摘要翻译：存储器管理单元包括寄存器和控制逻辑，并且被布置成支持微处理器控制器单元经由地址总线访问物理地址空间，其中微处理器控制器单元包括具有第一地址大小的程序计数器，存储器管理单元，其中寄存器和控制逻辑包括具有大于第一地址大小的第二地址大小并被布置成在微处理器控制器单元和物理地址空间之间提供扩展地址总线的寄存器。

3. 发明授权

US5745501A Apparatus and method for generating integrated circuit test patterns 失效
标题翻译：用于产生集成电路测试图案的装置和方法
公开(公告)号：US5745501A
公开(公告)日：1998-04-28
申请号：US824381
申请日：1997-03-26
申请人： Robert E. Garner , Connie Astrachan , Edward J. Hathaway
发明人： Robert E. Garner , Connie Astrachan , Edward J. Hathaway
IPC分类号： G01R31/3183 , G01R31/3185 , G06F11/00
CPC分类号： G01R31/318307 , G01R31/318505
摘要： A method and apparatus for generating integrated circuit test patterns (218) to test a functionality of integrated circuits. Module test stimuli (202) for each module present in an integrated circuit (10) are generated and retained (102). The module test stimuli (202) are translated to module drive patterns (206). Module expected patterns (210) are determined based on the module drive patterns (206) or module test stimuli (202) using module models (208). Integrated circuit data (216) describing the structure and timing of the integrated circuit (10) is used to translate the module patterns (212) into integrated circuit test patterns (218). The integrated circuit test patterns (212) are validated (220), transformed to test vectors (226), and the test vectors (226) are applied to the external connections of the integrated circuit (10) to test a functionality of the integrated circuit (10). A data processing system (300) creates the integrated circuit test patterns (218). The steps of the present invention are incorporated into a computer readable medium and a method for manufacturing and testing an integrated circuit (10).
摘要翻译：一种用于产生集成电路测试图案（218）以测试集成电路的功能的方法和装置。生成并保留集成电路（10）中存在的每个模块的模块测试刺激（202）（102）。模块测试刺激（202）被转换成模块驱动模式（206）。基于使用模块模型（208）的模块驱动模式（206）或模块测试刺激（202）来确定模块期望模式（210）。描述集成电路（10）的结构和定时的集成电路数据（216）用于将模块图案（212）转换成集成电路测试图案（218）。集成电路测试模式（212）被验证（220），变换成测试向量（226），并且将测试向量（226）应用于集成电路（10）的外部连接以测试集成电路的功能（10）。数据处理系统（300）创建集成电路测试图案（218）。本发明的步骤被结合到计算机可读介质和用于制造和测试集成电路（10）的方法中。

4. 发明授权

US07573416B1 Analog to digital converter with low power control 有权
标题翻译：模数转换器具有低功耗控制
公开(公告)号：US07573416B1
公开(公告)日：2009-08-11
申请号：US12112060
申请日：2008-04-30
申请人： Juxiang Ren , Edward J. Hathaway , Jayme W. Richard
发明人： Juxiang Ren , Edward J. Hathaway , Jayme W. Richard
IPC分类号： H03M1/12
CPC分类号： H03M1/002 , H03M1/12
摘要： A circuit comprises a reference voltage generating circuit, a first switch, a second switch, and a capacitive element. The reference voltage generating circuit has an input and output terminal for providing a reference voltage. The first switch has a first terminal coupled to a first power supply voltage terminal, a second terminal coupled to the input terminal of the reference voltage generating circuit, and a control terminal for receiving a first control signal. The second switch has a first terminal coupled to the output terminal of the reference voltage generating circuit, a second terminal, and a control terminal for receiving a second control signal. The capacitive element has a first plate electrode coupled to the second terminal of the second switch, and a second plate electrode coupled to a second power supply voltage terminal.
摘要翻译：电路包括参考电压产生电路，第一开关，第二开关和电容元件。参考电压产生电路具有用于提供参考电压的输入和输出端子。第一开关具有耦合到第一电源电压端子的第一端子，耦合到参考电压产生电路的输入端子的第二端子和用于接收第一控制信号的控制端子。第二开关具有耦合到参考电压产生电路的输出端的第一端子，第二端子和用于接收第二控制信号的控制端子。电容元件具有耦合到第二开关的第二端子的第一板电极和耦合到第二电源电压端子的第二板电极。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式