专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 外观设计

USD662355S1 Tableware 有权
标题翻译：餐具
公开(公告)号：USD662355S1
公开(公告)日：2012-06-26
申请号：US29329231
申请日：2008-12-11
申请人： Roland Wesley Tyson , Paramjeet Singh , David Matthew Thompson
设计人： Roland Wesley Tyson , Paramjeet Singh , David Matthew Thompson

2. 外观设计

USD625993S1 Packaging 有权
公开(公告)号：USD625993S1
公开(公告)日：2010-10-26
申请号：US29354241
申请日：2010-01-21
申请人： Roland Wesley Tyson , Paramjeet Singh , David Matthew Thompson
设计人： Roland Wesley Tyson , Paramjeet Singh , David Matthew Thompson

3. 外观设计

USD718283S1 Pair of earbuds for headphones 有权
标题翻译：一双耳塞耳塞
公开(公告)号：USD718283S1
公开(公告)日：2014-11-25
申请号：US29449753
申请日：2013-03-15
申请人： David Matthew Thompson , Matthew Rowett , Iain Finlay
设计人： David Matthew Thompson , Matthew Rowett , Iain Finlay

4. 外观设计

USD737251S1 Pair of headphones 有权
标题翻译：一对耳机
公开(公告)号：USD737251S1
公开(公告)日：2015-08-25
申请号：US29424871
申请日：2012-06-15
申请人： David Matthew Thompson , Matthew Rowett , Iain Finlay
设计人： David Matthew Thompson , Matthew Rowett , Iain Finlay

5. 发明授权

US09009408B2 Non-blocking, pipelined write allocates with allocate data merging in a multi-level cache system 有权
标题翻译：非阻塞，流水线写入在多级缓存系统中分配数据合并
公开(公告)号：US09009408B2
公开(公告)日：2015-04-14
申请号：US13245178
申请日：2011-09-26
申请人： Abhijeet Ashok Chachad , Raguram Damodaran , David Matthew Thompson
发明人： Abhijeet Ashok Chachad , Raguram Damodaran , David Matthew Thompson
IPC分类号： G06F13/00 , G06F11/10 , G06F7/483 , G06F9/30 , H03M13/35 , H03M13/29 , H03K19/00 , G06F1/32 , H03K21/00 , G06F12/02
CPC分类号： G06F12/1081 , G06F1/3296 , G06F7/483 , G06F9/3012 , G06F11/1064 , G06F12/0246 , G06F12/0811 , G06F12/0815 , G06F12/12 , G06F13/1605 , G06F13/1652 , G06F13/1657 , G06F13/1663 , G06F13/18 , G06F13/364 , G06F2212/1021 , G06F2212/1032 , G06F2212/221 , G06F2212/2532 , G06F2212/283 , G06F2212/608 , H03K19/0016 , H03K21/00 , H03M13/2903 , H03M13/353 , Y02D10/124 , Y02D10/172 , Y02D50/20
摘要： This invention handles write request cache misses. The cache controller stores write data, sends a read request to external memory for a corresponding cache line, merges the write data with data returned from the external memory and stores merged data in the cache. The cache controller includes buffers with plural entries storing the write address, the write data, the position of the write data within a cache line and unique identification number. This stored data enables the cache controller to proceed to servicing other access requests while waiting for response from the external memory.
摘要翻译：本发明处理写请求高速缓存未命中。高速缓存控制器存储写入数据，向对应的高速缓存线的外部存储器发送读取请求，将写入数据与从外部存储器返回的数据合并，并将合并的数据存储在高速缓存中。高速缓存控制器包括具有存储写入地址，写入数据，高速缓存行中的写入数据的位置和唯一标识号的多个条目的缓冲器。该存储的数据使高速缓存控制器能够在等待来自外部存储器的响应的同时继续服务其他访问请求。

6. 外观设计

USD719548S1 Pair of headphones 有权
公开(公告)号：USD719548S1
公开(公告)日：2014-12-16
申请号：US29424869
申请日：2012-06-15
申请人： David Matthew Thompson , Matthew Rowett , Iain Finlay
设计人： David Matthew Thompson , Matthew Rowett , Iain Finlay

7. 发明申请

US20120198171A1 Cache Pre-Allocation of Ways for Pipelined Allocate Requests 有权
标题翻译：缓存预配置流水线分配请求的方法
公开(公告)号：US20120198171A1
公开(公告)日：2012-08-02
申请号：US13247222
申请日：2011-09-28
申请人： Abhijeet Ashok Chachad , David Matthew Thompson
发明人： Abhijeet Ashok Chachad , David Matthew Thompson
IPC分类号： G06F12/08
CPC分类号： G06F12/1081 , G06F1/3296 , G06F7/483 , G06F9/3012 , G06F11/1064 , G06F12/0246 , G06F12/0811 , G06F12/0815 , G06F12/12 , G06F13/1605 , G06F13/1652 , G06F13/1657 , G06F13/1663 , G06F13/18 , G06F13/364 , G06F2212/1021 , G06F2212/1032 , G06F2212/221 , G06F2212/2532 , G06F2212/283 , G06F2212/608 , H03K19/0016 , H03K21/00 , H03M13/2903 , H03M13/353 , Y02D10/124 , Y02D10/172 , Y02D50/20
摘要： This invention is a data processing system with a data cache. The cache controller responds to a cache miss requiring allocation by pre-allocating a way in the set to an allocation request according to said least recently used indication of said ways and then update the least recently used indication of remaining ways of the set. This permits read allocate requests to the same set to proceed without introducing processing stalls due to way contention. This also allows multiple outstanding allocate requests to the same set and way combination. The cache also compares the address of a newly received allocation request to stall this allocation request if the address matches an address of any pending allocation request.
摘要翻译：本发明是一种具有数据高速缓存的数据处理系统。高速缓存控制器通过根据所述最近最近使用的所述方式的指示预先分配组中的方式来响应要求分配的高速缓存未命中，然后更新所述组的剩余方式的最近最少使用的指示。这允许对同一集合的读取分配请求进行，而不会因为方式争用而引入处理分摊。这也允许多个未完成的分配请求以相同的集合和方式组合。如果地址与任何待处理的分配请求的地址相匹配，高速缓存还会比较新接收到的分配请求的地址以停止该分配请求。

8. 发明授权

US08091860B2 Valve with sensor 有权
标题翻译：带传感器的阀门
公开(公告)号：US08091860B2
公开(公告)日：2012-01-10
申请号：US12093761
申请日：2005-11-22
申请人： David Matthew Thompson , Mark Jason Michael Densley , Christopher Simon Patient
发明人： David Matthew Thompson , Mark Jason Michael Densley , Christopher Simon Patient
IPC分类号： F16K31/02
CPC分类号： F16K37/0058 , F16K3/246 , F16K3/26 , F16K37/0083 , F16K37/0091 , Y10T137/7808 , Y10T137/8242
摘要： A valve is provided according to one embodiment of the invention. The valve comprises a piston (104), a housing (106) surrounding the piston (104), an inlet (108) capable of allowing fluid into the valve, an exhaust (110) capable of allowing fluid out of the valve, a light source (112) capable of emitting light directed at the piston (104), and a light sensor (114) capable of measuring an intensity of the light received from the light source (112), said intensity varying based on the position of the piston (104) within the housing (106). A piston assembly is also provided according to an embodiment of the invention, in which a light source 608 and a light sensor 610 may be used to determine the position of the piston. A system is provided for obtaining and analyzing operational status information is provided according to an embodiment of the invention. An action may be automatically taken depending on the analyzed operational status. A method is provided for automatically performing a diagnostic operation on a valve. A safety protocol may be executed based on the outcome of the diagnostic operation.
摘要翻译：根据本发明的一个实施例提供阀。阀包括活塞（104），围绕活塞（104）的壳体（106），能够允许流体进入阀门的入口（108），能够使流体流出阀门的排气口（110）能够发射指向活塞（104）的光的光源（112）和能够测量从光源（112）接收的光的强度的光传感器（114），所述强度基于活塞的位置而变化（104）内。根据本发明的实施例，还提供活塞组件，其中可以使用光源608和光传感器610来确定活塞的位置。根据本发明的实施例提供了一种用于获得和分析操作状态信息的系统。取决于分析的运行状态，可以自动执行动作。提供一种用于自动执行对阀的诊断操作的方法。可以基于诊断操作的结果执行安全协议。

9. 外观设计

USD718744S1 Pair of headphones 有权
公开(公告)号：USD718744S1
公开(公告)日：2014-12-02
申请号：US29424870
申请日：2012-06-15
申请人： David Matthew Thompson , Matthew Rowett , Iain Finlay
设计人： David Matthew Thompson , Matthew Rowett , Iain Finlay

10. 发明授权

US08683137B2 Cache pre-allocation of ways for pipelined allocate requests 有权
标题翻译：缓存预分配流水线分配请求的方式
公开(公告)号：US08683137B2
公开(公告)日：2014-03-25
申请号：US13247222
申请日：2011-09-28
申请人： Abhijeet Ashok Chachad , David Matthew Thompson
发明人： Abhijeet Ashok Chachad , David Matthew Thompson
IPC分类号： G06F12/00
CPC分类号： G06F12/1081 , G06F1/3296 , G06F7/483 , G06F9/3012 , G06F11/1064 , G06F12/0246 , G06F12/0811 , G06F12/0815 , G06F12/12 , G06F13/1605 , G06F13/1652 , G06F13/1657 , G06F13/1663 , G06F13/18 , G06F13/364 , G06F2212/1021 , G06F2212/1032 , G06F2212/221 , G06F2212/2532 , G06F2212/283 , G06F2212/608 , H03K19/0016 , H03K21/00 , H03M13/2903 , H03M13/353 , Y02D10/124 , Y02D10/172 , Y02D50/20
摘要： This invention is a data processing system with a data cache. The cache controller responds to a cache miss requiring allocation by pre-allocating a way in the set to an allocation request according to said least recently used indication of said ways and then update the least recently used indication of remaining ways of the set. This permits read allocate requests to the same set to proceed without introducing processing stalls due to way contention. This also allows multiple outstanding allocate requests to the same set and way combination. The cache also compares the address of a newly received allocation request to stall this allocation request if the address matches an address of any pending allocation request.
摘要翻译：本发明是一种具有数据高速缓存的数据处理系统。高速缓存控制器通过根据所述最近最近使用的所述方式的指示预先分配组中的方式来响应要求分配的高速缓存未命中，然后更新所述组的剩余方式的最近最少使用的指示。这允许对同一集合的读取分配请求进行，而不会因为方式争用而引入处理分摊。这也允许多个未完成的分配请求以相同的集合和方式组合。如果地址与任何待处理的分配请求的地址相匹配，高速缓存还会比较新接收到的分配请求的地址以停止该分配请求。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式