会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 4. 发明授权
      US6140218A Method for fabricating a T-shaped hard mask/conductor profile to improve self-aligned contact isolation 有权
    • Method for fabricating a T-shaped hard mask/conductor profile to improve self-aligned contact isolation
    • 用于制造T形硬掩模/导体轮廓以改善自对准接触隔离的方法
    • US6140218A
    • 2000-10-31
    • US329782
    • 1999-06-10
    • Jen-Cheng Liu , Li-Chih Chao , Huan-Just Lin , Yung-Kuan Hsiao
    • Jen-Cheng Liu , Li-Chih Chao , Huan-Just Lin , Yung-Kuan Hsiao
    • H01L21/033 , H01L21/28 , H01L21/60 , H01L21/44
    • H01L21/76897 , H01L21/0334 , H01L21/28123
    • The present invention provides a method of fabricating a T-shaped hard mask/conductive pattern profile and a process of etching a self-aligned contact opening using a T-shaped hard mask/conductive pattern profile to improve the self-aligned contact isolation. The process begins by forming a polysilicon or more preferably a polysilicon/silicide conductive layer over a semiconductor substrate. A silicon oxynitride hard mask layer is formed over the conductive layer. The silicon oxynitride hard mask layer is patterned to form a hard mask pattern. The conductive layer is patterned to form a conductive pattern in a three step etch using Cl.sub.2 and HBr chemistry. The silicon oxynitride hard mask releases oxygen during the conductive layer etch resulting in a T-shaped hard mask/conductive pattern profile (e.g. the width of the hard mask is greater than the width of the conductive pattern after etching). In a preferred embodiment, the a T-shaped hard mask/conductive pattern profile is used to form a self-aligned contact for a capacitor over bitline structure.
    • 本发明提供了一种制造T形硬掩模/导电图案轮廓的方法以及使用T形硬掩模/导电图案轮廓蚀刻自对准接触开口的过程，以改善自对准接触隔离。 该过程通过在半导体衬底上形成多晶硅或更优选多晶硅/硅化物导电层开始。 在导电层上形成氧氮化硅硬掩模层。 将氮氧化硅硬掩模层图案化以形成硬掩模图案。 使用Cl2和HBr化学，在三步蚀刻中对导电层进行图案化以形成导电图案。 氧氮化硅硬掩模在导电层蚀刻期间释放氧，导致T形硬掩模/导电图案轮廓（例如，硬掩模的宽度大于蚀刻后的导电图案的宽度）。 在优选实施例中，T形硬掩模/导电图形轮廓用于通过位线结构形成用于电容器的自对准接触。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 5. 发明授权
      US06444584B1 Plasma etch method for forming composite silicon/dielectric/silicon stack layer 失效
    • Plasma etch method for forming composite silicon/dielectric/silicon stack layer
    • 用于形成复合硅/电介质/硅堆叠层的等离子体蚀刻方法
    • US06444584B1
    • 2002-09-03
    • US09116612
    • 1998-07-16
    • Yung-Kuan Hsiao
    • Yung-Kuan Hsiao
    • H01L21302
    • H01L21/3081 , H01L21/0276 , H01L21/31144
    • A method for forming a patterned composite stack layer within a microelectronics fabrication. There is first provided a substrate. There is then formed over the substrate a blanket first silicon layer. There is then formed forming upon the blanket first silicon layer a blanket silicon containing dielectric layer. There is then formed upon the blanket silicon containing dielectric layer a blanket second silicon layer. There is then formed upon the blanket second silicon layer a blanket organic polymer anti-reflective coating (ARC) layer. There is then formed upon the blanket organic polymer anti-reflective coating (ARC) layer a patterned photoresist layer. Finally, there is then etched sequentially while employing the patterned photoresist layer as a photoresist etch mask the blanket organic polymer anti-reflective coating (ARC) layer, the blanket second silicon layer, the blanket silicon containing dielectric layer and the blanket first silicon layer to form a patterned composite stack layer comprising a patterned second silicon layer coextensive with a patterned silicon containing dielectric layer in turn coextensive with a patterned first silicon layer, where the sequential etching is undertaken employing a single plasma etch method employing an etchant gas composition which upon plasma activation forms a chlorine containing etchant species.
    • 一种在微电子制造中形成图案化复合叠层的方法。 首先提供基板。 然后在衬底上形成覆盖的第一硅层。 然后在橡皮布第一硅层上形成覆盖有硅的介电层。 然后在覆盖有硅的电介质层上形成覆盖的第二硅层。 然后在毯子的第二硅层上形成覆盖的有机聚合物抗反射涂层（ARC）层。 然后在毯状有机聚合物抗反射涂层（ARC）层上形成图案化的光致抗蚀剂层。 最后，随后蚀刻顺序地使用图案化的光致抗蚀剂层作为光刻胶蚀刻掩模，覆盖有机聚合物抗反射涂层（ARC）层，第二硅层，覆盖硅的介电层和覆盖的第一硅层， 形成图案化复合堆叠层，其包括与图案化的含硅介电层共同延伸的图案化的第二硅层，所述图案化的含硅介质层与图案化的第一硅层共同延伸，其中使用采用等离子体蚀刻方法的单次等离子体蚀刻方法进行顺序蚀刻， 活化形成含氯蚀刻剂物质。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 7. 发明授权
      US6107155A Method for making a more reliable storage capacitor for dynamic random access memory (DRAM) 有权
    • Method for making a more reliable storage capacitor for dynamic random access memory (DRAM)
    • 为动态随机存取存储器（DRAM）制造更可靠的存储电容器的方法
    • US6107155A
    • 2000-08-22
    • US131118
    • 1998-08-07
    • Yung-Kuan Hsiao , Cheng-Ming Wu , Yu-Hua Lee
    • Yung-Kuan Hsiao , Cheng-Ming Wu , Yu-Hua Lee
    • H01L21/8242 , H01L21/20
    • H01L27/10852 , H01L27/10873
    • A modified method for forming stacked capacitors for DRAMs which circumvents oxide erosion due to misalignment is described. A planar silicon oxide (SiO.sub.2) first insulating layer is formed over device areas. First openings are etched for capacitor node contacts. A polysilicon layer is deposited and etched back to form node contacts in the first openings, which are generally recessed due to overetching to completely remove the polysilicon on the insulating surface. A Si.sub.3 N.sub.4 etch-stop layer is deposited to protect the exposed sidewalls in the first openings. A disposable second SiO.sub.2 insulating layer is deposited and second openings are etched over and to the node contacts for forming bottom electrodes. A conformal second polysilicon layer is deposited and chemically/mechanically polished back to form the bottom electrodes in the second openings. The second insulating layer is removed by wet etching to the etch-stop layer. When the second openings are misaligned over the node contact openings, the Si.sub.3 N.sub.4 on the sidewalls protects the SiO.sub.2 first insulating layer from being eroded over the devices on the substrate. The capacitors are now completed by forming an inter-electrode dielectric layer on the bottom electrodes, and depositing and patterning a third polysilicon layer for top electrodes.
    • 描述了一种用于形成用于DRAM的堆叠电容器的修改方法，其规避了由于未对准引起的氧化物侵蚀。 在器件区域上形成平面氧化硅（SiO 2）第一绝缘层。 第一个开口蚀刻电容器节点触点。 沉积多晶硅层并将其回蚀刻以形成第一开口中的节点接触，其通常由于过蚀刻而凹陷以完全去除绝缘表面上的多晶硅。 沉积Si 3 N 4蚀刻停止层以保护第一开口中暴露的侧壁。 沉积一次性第二SiO 2绝缘层，并且在节点触点上蚀刻第二开口并形成底部电极。 沉积保形第二多晶硅层并在第二开口中化学/机械抛光以形成底部电极。 通过湿法蚀刻去除蚀刻停止层来除去第二绝缘层。 当第二开口在节点接触开口上不对准时，侧壁上的Si 3 N 4保护SiO 2第一绝缘层免受衬底上的器件的侵蚀。 现在通过在底部电极上形成电极间电介质层，并沉积和构图顶部电极的第三多晶硅层来完成电容器。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 9. 发明授权
      US6004857A Method to increase DRAM capacitor via rough surface storage node plate 有权
    • Method to increase DRAM capacitor via rough surface storage node plate
    • 通过粗糙表面存储节点板增加DRAM电容的方法
    • US6004857A
    • 1999-12-21
    • US154846
    • 1998-09-17
    • Yung-Kuan Hsiao , Chen-Jong Wang
    • Yung-Kuan Hsiao , Chen-Jong Wang
    • H01L21/02 , H01L21/8242 , H01L21/70
    • H01L28/84 , H01L28/91 , H01L27/10852
    • A process for forming a crown shaped, storage node structure, for a DRAM capacitor structure, with a roughened top surface topology, needed for increased surface area, has been developed. The process features the use of a tungsten silicide layer, used as a component of the storage node structure, with the tungsten silicide layer, subjected to subsequent procedures, providing the roughened top surface topology for the storage node structure. The tungsten silicide layer, after deposition, is subjected to an oxidation procedure, followed by removal of the formed oxide layer, from a bottom portion of unoxidized tungsten silicide layer, resulting in the desired, roughened top surface topology, of the bottom portion of unoxidized tungsten silicide.
    • 已经开发了用于形成具有粗糙顶表面拓扑的DRAM电容器结构的冠形存储节点结构的用于增加表面积所需的方法。 该方法的特征在于，将硅化钨层用作存储节点结构的一部分，与硅化钨层一起进行后续工序，为存储节点结构提供粗糙化的顶表面拓扑。 沉积后的硅化钨层经过氧化处理，然后从未氧化的硅化钨层的底部除去形成的氧化物层，得到未氧化的底部部分所需的粗糙的顶表面拓扑结构 硅化钨
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号