专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US08429426B2 Secure pipeline manager 有权
标题翻译：安全管道管理员
公开(公告)号：US08429426B2
公开(公告)日：2013-04-23
申请号：US12253414
申请日：2008-10-17
申请人： Leonid Minz , Avraham Meir , Boris Dolgunov , Roy Krotman
发明人： Leonid Minz , Avraham Meir , Boris Dolgunov , Roy Krotman
IPC分类号： G06F12/14
CPC分类号： G06F21/85 , G06F21/72
摘要： A method for data storage includes supplying data to and from a host to a storage memory via a secure data path. A first CPU is employed to control operation of the storage memory, and a second CPU is employed to control operation of the secure data path.
摘要翻译：一种用于数据存储的方法包括经由安全数据路径向主机提供数据和从主机向存储存储器提供数据。采用第一CPU来控制存储存储器的操作，并且采用第二CPU来控制安全数据路径的操作。

2. 发明申请

US20090113146A1 SECURE PIPELINE MANAGER 有权
标题翻译：安全管道经理
公开(公告)号：US20090113146A1
公开(公告)日：2009-04-30
申请号：US12253414
申请日：2008-10-17
申请人： Leonid Minz , Avraham Meir , Boris Dolgunov , Roy Krotman
发明人： Leonid Minz , Avraham Meir , Boris Dolgunov , Roy Krotman
IPC分类号： G06F13/00
CPC分类号： G06F21/85 , G06F21/72
摘要： A method for data storage includes supplying data to and from a host to a storage memory via a secure data path. A first CPU is employed to control operation of the storage memory, and a second CPU is employed to control operation of the secure data path.
摘要翻译：一种用于数据存储的方法包括经由安全数据路径向主机提供数据和从主机向存储存储器提供数据。采用第一CPU来控制存储存储器的操作，并且采用第二CPU来控制安全数据路径的操作。

3. 发明申请

US20090113218A1 SECURE DATA PROCESSING FOR UNALIGNED DATA 有权
标题翻译：安全数据处理用于输入数据
公开(公告)号：US20090113218A1
公开(公告)日：2009-04-30
申请号：US12258626
申请日：2008-10-27
申请人： Boris Dolgunov , Leonid Minz , Roy Krotman
发明人： Boris Dolgunov , Leonid Minz , Roy Krotman
IPC分类号： H04L9/06
CPC分类号： G06F13/28 , G06F21/602 , G06F21/72 , H04L9/0618 , Y02D10/14
摘要： A method for data cryptography includes accepting input data, which contains a section that is to undergo a cryptographic operation and starts at an offset with respect to a beginning of the input data, by a Direct Memory Access (DMA) module. The input data is aligned by the DMA module to cancel out the offset. The aligned input data is read out of the DMA module, and the cryptographic operation is performed on the section.
摘要翻译：一种用于数据加密的方法包括：接受直接存储器访问（DMA）模块的输入数据，该输入数据包含要进行密码操作并且相对于输入数据的开始以偏移开始的部分。输入数据由DMA模块对齐，以抵消偏移量。从DMA模块中读取对齐的输入数据，并对该部分执行加密操作。

4. 发明授权

US08130950B2 Configurable random number generator 有权
标题翻译：可配置随机数发生器
公开(公告)号：US08130950B2
公开(公告)日：2012-03-06
申请号：US12260629
申请日：2008-10-29
申请人： Boris Dolgunov , Leonid Minz , Roy Krotman , Itai Dror , Michael Kun
发明人： Boris Dolgunov , Leonid Minz , Roy Krotman , Itai Dror , Michael Kun
IPC分类号： H04L9/00
CPC分类号： G06F7/588 , G06F7/58 , H04L9/0861
摘要： A method for random number generation includes generating random number sequences using a Random Number 5 Generator (RNG) circuit having an externally-modifiable configuration. The RNG circuit generates a first random number sequence having a first measure of randomness, and modifies the configuration of the RNG circuit, causing the RNG circuit to generate a second random number sequence having a second measure of the randomness, indicating a degree of the randomness that is no less than the first measure.
摘要翻译：用于随机数生成的方法包括使用具有外部可修改配置的随机数5生成器（RNG）电路来生成随机数序列。 RNG电路产生具有第一测量随机性的第一随机数序列，并且修改RNG电路的配置，导致RNG电路产生具有随机性的第二测量的第二随机数序列，指示随机性的程度这不过是第一个措施。

5. 发明授权

US08918650B2 Secure data processing for unaligned data 有权
标题翻译：针对未对齐数据的安全数据处理
公开(公告)号：US08918650B2
公开(公告)日：2014-12-23
申请号：US12258626
申请日：2008-10-27
申请人： Boris Dolgunov , Leonid Minz , Roy Krotman
发明人： Boris Dolgunov , Leonid Minz , Roy Krotman
IPC分类号： G06F21/00 , G06F13/28 , G06F21/72 , G06F21/60 , H04L9/06
CPC分类号： G06F13/28 , G06F21/602 , G06F21/72 , H04L9/0618 , Y02D10/14
摘要： A method for data cryptography includes accepting input data, which contains a section that is to undergo a cryptographic operation and starts at an offset with respect to a beginning of the input data, by a Direct Memory Access (DMA) module. The input data is aligned by the DMA module to cancel out the offset. The aligned input data is read out of the DMA module, and the cryptographic operation is performed on the section.
摘要翻译：一种用于数据加密的方法包括：接受直接存储器访问（DMA）模块的输入数据，该输入数据包含要进行密码操作并且相对于输入数据的开始以偏移开始的部分。输入数据由DMA模块对齐，以抵消偏移量。从DMA模块中读取对齐的输入数据，并对该部分执行加密操作。

6. 发明申请

US20090110188A1 CONFIGURABLE RANDOM NUMBER GENERATOR 有权
标题翻译：可配置随机数发生器
公开(公告)号：US20090110188A1
公开(公告)日：2009-04-30
申请号：US12260629
申请日：2008-10-29
申请人： Boris Dolgunov , Leonid Minz , Roy Krotman , Itai Dror , Michael Kun
发明人： Boris Dolgunov , Leonid Minz , Roy Krotman , Itai Dror , Michael Kun
IPC分类号： H04L9/28 , G06F7/58
CPC分类号： G06F7/588 , G06F7/58 , H04L9/0861
摘要： A method for random number generation includes generating random number sequences using a Random Number Generator (RNG) circuit having an externally-modifiable configuration. The RNG circuit generates a first random number sequence having a first measure of randomness, and modifies the configuration of the RNG circuit, causing the RNG circuit to generate a second random number sequence having a second measure of the randomness, indicating a degree of the randomness that is no less than the first measure.
摘要翻译：用于随机数生成的方法包括使用具有外部可修改配置的随机数生成器（RNG）电路来生成随机数序列。 RNG电路产生具有第一测量随机性的第一随机数序列，并且修改RNG电路的配置，导致RNG电路产生具有随机性的第二测量的第二随机数序列，指示随机性的程度这不过是第一个措施。

7. 发明申请

US20120213358A1 Digital Random Number Generator Based on Digitally-Controlled Oscillators 失效
标题翻译：基于数字控制振荡器的数字随机数发生器
公开(公告)号：US20120213358A1
公开(公告)日：2012-08-23
申请号：US13203690
申请日：2009-02-25
申请人： Itai Dror , Leonid Minz , Boris Dolgunov , Michael Koun
发明人： Itai Dror , Leonid Minz , Boris Dolgunov , Michael Koun
IPC分类号： H03K3/03 , H04L9/28
CPC分类号： G06F7/588
摘要： A system for random number generation includes a digital oscillator circuit, which has a set of available configurations and is operative to generate a random number sequence in accordance with a current configuration selected from the set. The system further includes a randomization circuit, which is operative to produce a pseudo-random stream of values corresponding to the available configurations of the digital oscillator circuit, and to control the digital oscillator circuit to alternate among the available configurations in accordance with the pseudo-random stream of values.
摘要翻译：用于随机数生成的系统包括数字振荡器电路，其具有一组可用配置，并且可操作以根据从组中选择的当前配置来生成随机数序列。该系统还包括随机化电路，其可操作地产生对应于数字振荡器电路的可用配置的值的伪随机流，并且根据伪随机电路控制数字振荡器电路在可用配置之间交替，随机流的值。

8. 发明授权

US08744073B2 Digital random number generator based on digitally-controlled oscillators 失效
标题翻译：基于数字控制振荡器的数字随机数发生器
公开(公告)号：US08744073B2
公开(公告)日：2014-06-03
申请号：US13203690
申请日：2009-02-25
申请人： Itai Dror , Leonid Minz , Boris Dolgunov , Michael Koun
发明人： Itai Dror , Leonid Minz , Boris Dolgunov , Michael Koun
IPC分类号： H03K3/03
CPC分类号： G06F7/588
摘要： A system for random number generation includes a digital oscillator circuit, which has a set of available configurations and is operative to generate a random number sequence in accordance with a current configuration selected from the set. The system further includes a randomization circuit, which is operative to produce a pseudo-random stream of values corresponding to the available configurations of the digital oscillator circuit, and to control the digital oscillator circuit to alternate among the available configurations in accordance with the pseudo-random stream of values.
摘要翻译：用于随机数生成的系统包括数字振荡器电路，其具有一组可用配置，并且可操作以根据从组中选择的当前配置来生成随机数序列。该系统还包括随机化电路，其可操作地产生对应于数字振荡器电路的可用配置的值的伪随机流，并且根据伪随机电路控制数字振荡器电路在可用配置之间交替，随机流的值。

9. 发明申请

US20090110190A1 FAST SECURE BOOT IMPLEMENTATION 审中-公开
标题翻译：快速安全启动
公开(公告)号：US20090110190A1
公开(公告)日：2009-04-30
申请号：US12258641
申请日：2008-10-27
申请人： Boris Dolgunov , Leonid Minz
发明人： Boris Dolgunov , Leonid Minz
IPC分类号： H04L9/30 , H04L9/06
CPC分类号： G06F9/4403 , G06F21/575
摘要： A method for data storage includes employing a first CPU to execute code from a ROM associated therewith. A second CPU is employed to upload code from a flash memory to a code RAM associated with the first CPU, while the first CPU is available to perform other tasks.
摘要翻译：一种用于数据存储的方法包括采用第一CPU从与其相关联的ROM执行代码。使用第二CPU将代码从闪存上传到与第一CPU相关联的代码RAM，而第一CPU可用于执行其他任务。

10. 发明授权

US08913441B2 Enhanced glitch filter 有权
标题翻译：增强毛刺滤镜
公开(公告)号：US08913441B2
公开(公告)日：2014-12-16
申请号：US13477277
申请日：2012-05-22
申请人： Leonid Minz
发明人： Leonid Minz
IPC分类号： G11C7/10
CPC分类号： H03K5/1252
摘要： A glitch circuit includes an SR flip-flop where a received input clock is operatively coupled to set and reset inputs of the flip-flop, respectively. A configurable delay circuit receives an input signal, and an output of the delay circuit provides a delayed signal. The configurable delay circuit includes a plurality of switchable taps, each providing an increment of delay to the input signal. The delay circuit input is operatively coupled to an output of the flip flop, and an output of the delay circuit is operatively coupled to the inputs of the flip-flop. The glitch circuit captures a first signal transition of the input clock and blocks all other transitions from propagating through the flip-flop during a selected delay period so as to provide on an output of the flip-flop, the glitch-free output clock.
摘要翻译：毛刺电路包括SR触发器，其中接收的输入时钟可操作地耦合以分别设置和复位触发器的输入。可配置延迟电路接收输入信号，延迟电路的输出提供延迟信号。可配置延迟电路包括多个可切换抽头，每个抽头提供对输入信号的延迟增量。延迟电路输入可操作地耦合到触发器的输出，并且延迟电路的输出可操作地耦合到触发器的输入。毛刺电路捕获输入时钟的第一信号转换并阻止所有其它转变在所选择的延迟周期期间传播通过触发器，以便在触发器的输出上提供无毛刺的输出时钟。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式