会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 6. 发明授权
      US07443926B2 Apparatus for inputting clock signal and data signals of small amplitude level with start timing of inputting clock signal ahead of that of inputting data signals 失效
    • Apparatus for inputting clock signal and data signals of small amplitude level with start timing of inputting clock signal ahead of that of inputting data signals
    • 用于输入时钟信号和小振幅电平的数据信号的装置，其具有在输入数据信号之前输入时钟信号的开始定时
    • US07443926B2
    • 2008-10-28
    • US11126327
    • 2005-05-11
    • Yasuhiro Kosaka
    • Yasuhiro Kosaka
    • H04L27/00
    • H04L25/0272 , G09G3/2096 , G09G3/3688 , G09G2310/027 , G09G2310/0289 , G09G2310/08
    • In an apparatus including a shift register adapted to pass a start signal therethrough in synchronization with a clock signal of a large amplitude level to sequentially generate a plurality of latch signals, a data register adapted to latch sequential data signals of the large amplitude level in synchronization with the latch signals, and a data latch circuit adapted to latch all the sequential data signals latched in the data register in synchronization with a strobe signal, a receiver converts differential clock signals of a small amplitude level into the clock signal of the large amplitude level from a timing of generation of the strobe signal to a timing of completion of latching all the sequential data signals in the data register, and transmits the clock signal of the large amplitude level to the shift register, and also, converts differential data signals of the small amplitude level into the sequential data signals from a timing of generation of the start signal to the timing of completion of latching all the sequential data signals in the data register and transmits the sequential data signals to the data register.
    • 在包括移位寄存器的装置中，该移位寄存器适于通过与大幅度电平的时钟信号同步地通过起始信号以顺序地生成多个锁存信号，数据寄存器适于同步地锁存大振幅电平的顺序数据信号 具有锁存信号的数据锁存电路和适合于锁存在数据寄存器中与选通信号同步的所有顺序数据信号的数据锁存电路，接收器将小振幅电平的差分时钟信号转换为大振幅电平的时钟信号 从产生选通信号的定时到完成锁存数据寄存器中的所有顺序数据信号的定时，并且将大振幅电平的时钟信号发送到移位寄存器，并且还转换差分数据信号 从产生起始信号的定时到定时o的顺序数据信号的小振幅电平 f完成锁存数据寄存器中的所有顺序数据信号，并将顺序数据信号发送到数据寄存器。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 7. 发明申请
      US20060120485A1 Apparatus for inputting clock signal and data signals of small amplitude level with start timing of inputting clock signal ahead of that of inputting data signals 失效
    • Apparatus for inputting clock signal and data signals of small amplitude level with start timing of inputting clock signal ahead of that of inputting data signals
    • 用于输入时钟信号和小振幅电平的数据信号的装置，其具有在输入数据信号之前输入时钟信号的开始定时
    • US20060120485A1
    • 2006-06-08
    • US11126327
    • 2005-05-11
    • Yasuhiro Kosaka
    • Yasuhiro Kosaka
    • H04L25/06
    • H04L25/0272 , G09G3/2096 , G09G3/3688 , G09G2310/027 , G09G2310/0289 , G09G2310/08
    • In an apparatus including a shift register adapted to pass a start signal therethrough in synchronization with a clock signal of a large amplitude level to sequentially generate a plurality of latch signals, a data register adapted to latch sequential data signals of the large amplitude level in synchronization with the latch signals, and a data latch circuit adapted to latch all the sequential data signals latched in the data register in synchronization with a strobe signal, a receiver converts differential clock signals of a small amplitude level into the clock signal of the large amplitude level from a timing of generation of the strobe signal to a timing of completion of latching all the sequential data signals in the data register, and transmits the clock signal of the large amplitude level to the shift register, and also, converts differential data signals of the small amplitude level into the sequential data signals from a timing of generation of the start signal to the timing of completion of latching all the sequential data signals in the data register and transmits the sequential data signals to the data register.
    • 在包括移位寄存器的装置中，该移位寄存器适于通过与大幅度电平的时钟信号同步地通过起始信号以顺序地生成多个锁存信号，数据寄存器适于同步地锁存大振幅电平的顺序数据信号 具有锁存信号的数据锁存电路和适合于锁存在数据寄存器中与选通信号同步的所有顺序数据信号的数据锁存电路，接收器将小振幅电平的差分时钟信号转换为大振幅电平的时钟信号 从产生选通信号的定时到完成锁存数据寄存器中的所有顺序数据信号的定时，并且将大振幅电平的时钟信号发送到移位寄存器，并且还转换差分数据信号 从产生起始信号的定时到定时o的顺序数据信号的小振幅电平 f完成锁存数据寄存器中的所有顺序数据信号，并将顺序数据信号发送到数据寄存器。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号