专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US06490625B1 Powerful and flexible server architecture 失效
标题翻译：强大灵活的服务器架构
公开(公告)号：US06490625B1
公开(公告)日：2002-12-03
申请号：US08980074
申请日：1997-11-26
申请人： Nayeem Islam , Trent Ray Jaeger , Jochen Liedtke , Vsevolod V. Panteleenko
发明人： Nayeem Islam , Trent Ray Jaeger , Jochen Liedtke , Vsevolod V. Panteleenko
IPC分类号： G06F1516
CPC分类号： H04L67/2842 , H04L67/1002
摘要： A server complex including at least one hit server with item cache, used to process read and write operations relating to cached items from clients, and at least one miss server, serving as a link to other servers (e.g., web servers, file system servers, and databases) for receiving requests relayed from the hit server(s) which relate to non-cached items and for responding to same. The hit server is a general-purpose, generic, component, which is independent of concrete applications and is basically responsible for the performance; while a miss server is a highly-customizable component, which is responsible for flexibility, and is application specific. The inventive architecture provides improved performance whereby a server complex achieves exceptionally high throughput rates for local services (i.e., services using items in the local item cache); flexibility, whereby a server complex can support the enforcement of a variety of application-specific policies for item management, authentication, and item consistency; security, whereby a server complex can enable the verification of the source, integrity, and freshness of communications over untrusted links; and, scalability, whereby a server complex is expandable by adding server components and implementing customized item consistency policies.
摘要翻译：包括至少一个具有项目缓存的命中服务器的服务器复合体，用于处理与来自客户端的缓存项目相关的读取和写入操作，以及至少一个未命中服务器，用作到其他服务器（例如，Web服务器，文件系统服务器和数据库），用于接收从命中服务器转发的与非高速缓存的项目相关的请求并对其进行响应。命中服务器是一个通用的，通用的组件，它独立于具体的应用，基本上是对性能的负责; 而一个小姐服务器是一个高度可定制的组件，它负责灵活性，并且是特定于应用程序的。本发明的架构提供了改进的性能，由此服务器复合体对本地服务（即，使用本地项目高速缓存中的项目的服务）实现极高的吞吐率; 灵活性，从而服务器复合体可以支持对项目管理，认证和项目一致性的各种特定于应用程序的策略的强制执行; 安全性，由此服务器组合可以通过不可信链接来验证通信的来源，完整性和新鲜度; 以及可扩展性，从而通过添加服务器组件和实现自定义项目一致性策略来扩展服务器组合。

2. 发明授权

US6044488A Process for generating a check word for a bit sequence for verifying the integrity and authenticity of the bit sequence 失效
标题翻译：用于产生用于比特序列的校验字的过程，用于验证比特序列的完整性和真实性
公开(公告)号：US6044488A
公开(公告)日：2000-03-28
申请号：US945592
申请日：1997-12-16
申请人： Jochen Liedtke
发明人： Jochen Liedtke
IPC分类号： H04L9/32 , G06F11/10
CPC分类号： H04L9/3236
摘要： The method is intended for the generation of a check word for a bit string to check the integrity and authenticity of the bit string, the bit string comprising at least one data set consisting of a plurality of data words, each having the same word length defined by a number of bits. Here, a random number is generated for each data word, the number having the same number of bits as the data words. Further, first and second operand pairs are generated, each consisting of a data word and a random number. The data word and the random number of each first operand pair are subjected to a first linking operation, while the data word and the random number of each second operand pair is subjected to a second linking operation. The results of all operations applied to the first and second operand pairs are linked, the result of this linking being the check word of this data set.
摘要翻译： PCT No.PCT / EP97 / 01021 Sec。 371日期：1997年12月16日 102（e）日期1997年12月16日PCT 1997年2月28日PCT公布。出版物WO97 / 32417 日期1997年9月4日该方法旨在产生用于位串的检查词以检查位串的完整性和真实性，该位串包括由多个数据字组成的至少一个数据集，每个数据集具有由多个位定义的相同的字长度。这里，为每个数据字生成随机数，该数字与数据字的位数相同。此外，生成第一和第二操作数对，每个由数据字和随机数组成。对每个第一操作数对的数据字和随机数进行第一链接操作，同时对每个第二操作数对的数据字和随机数进行第二链接操作。应用于第一和第二操作数对的所有操作的结果被链接，该链接的结果是该数据集的校验字。

3. 发明授权

US6009503A Cache memory indexing using virtual, primary and secondary color indexes 失效
标题翻译：使用虚拟，主和次颜色索引缓存内存索引
公开(公告)号：US6009503A
公开(公告)日：1999-12-28
申请号：US732352
申请日：1996-10-29
申请人： Jochen Liedtke
发明人： Jochen Liedtke
IPC分类号： G06F12/08 , G06F12/10 , G06F12/00
CPC分类号： G06F12/1054 , G06F2212/653
摘要： The memory device comprises a cache memory indexed by the cache index and group information of the virtual address. The physical address translated from the virtual address contains primary and secondary group information. If the tag of the cache entry addressed according to the above standard by indexing of the cache memory corresponds to the physical address, indexing is carried out again using the second group information associated with the physical address (and using the cache index of the virtual address). If the tag of the cache entry thus addressed still does not correspond to the physical address, a cache miss is signaled.
摘要翻译： PCT No.PCT / EP95 / 01471 Sec。 371日期1996年10月29日第 102（e）日期1996年10月29日PCT 1995年4月19日PCT PCT。公开号WO95 / 29445 日期1995年11月2日存储器件包括由缓存索引和虚拟地址的组信息索引的高速缓冲存储器。从虚拟地址转换的物理地址包含主组和辅助组信息。如果根据上述标准通过索引高速缓冲存储器寻址的缓存条目的标签对应于物理地址，则使用与物理地址相关联的第二组信息（并且使用虚拟地址的高速缓存索引）再次执行索引）。如果如此寻址的高速缓存条目的标签仍然不对应于物理地址，则发送高速缓存未命中。

4. 发明授权

US5790979A Translation method in which page-table progression is dynamically determined by guard-bit sequences 失效
标题翻译：翻译方法，其中页表进程由保护位序列动态确定
公开(公告)号：US5790979A
公开(公告)日：1998-08-04
申请号：US549731
申请日：1995-11-13
申请人： Jochen Liedtke
发明人： Jochen Liedtke
IPC分类号： G06F12/10
CPC分类号： G06F12/1009 , G06F2212/652
摘要： The method allows for a simple and fast transformation of virtual addresses of a large fine grained and sparsely occupied address space into real addresses. The transformation is effected in several steps, the reference from step to step being controlled by additionally stored information. Due to this information, the so-called guard, one may depart from the conventional rigid step division. It is possible to skip individual steps on account of the guard, resulting in a shortening of the transformation process by skipping or omitting intermediate steps.
摘要翻译： PCT No.PCT / EP94 / 01453 371日期：1995年11月13日 102（e）1995年11月13日PCT PCT 1994年5月6日PCT公布。出版物WO94 / 27222 日期1994年11月24日该方法允许将大型细粒度和稀疏占用的地址空间的虚拟地址简单快速地转换为实际地址。转换在几个步骤中实现，从步骤到步骤的引用由附加存储的信息控制。由于这个信息，所谓的守卫，可能偏离常规的刚性步伐。可以通过防护装置跳过各个步骤，从而通过跳过或省略中间步骤缩短转换过程。

5. 发明授权

US06260130B1 Cache or TLB using a working and auxiliary memory with valid/invalid data field, status field, settable restricted access and a data entry counter 失效
标题翻译：缓存或TLB使用具有有效/无效数据字段的工作和辅助存储器，状态字段，可设置的限制访问和数据输入计数器
公开(公告)号：US06260130B1
公开(公告)日：2001-07-10
申请号：US08737140
申请日：1996-11-08
申请人： Jochen Liedtke
发明人： Jochen Liedtke
IPC分类号： G06F1200
CPC分类号： G06F12/0891 , G06F12/1027
摘要： The memory device includes an auxiliary memory and a useful memory. Both memories are provided with a plurality of memory entries. The auxiliary memory is intended for storing regions of an address space therein. This includes a plurality of addresses with which the useful memory may be addressed. A write/read access to a useful memory entry is not possible if a status field associated with the useful memory entry signals a restricting status and the address with which the useful memory entry is addressed lies within at least one of the address space regions stored in the auxiliary memory. Efficient region-selective flushing of the useful memory is possible with this procedure.
摘要翻译：存储器件包括辅助存储器和有用存储器。两个存储器具有多个存储器条目。辅助存储器用于存储其中的地址空间的区域。这包括可以寻址有用存储器的多个地址。如果与有用存储器条目相关联的状态字段指示限制状态并且有用存储器条目被寻址的地址位于存储在有用存储器条目中的至少一个地址空间区域中，则对有用存储器条目的写/读访问是不可能的辅助存储器。有效的区域选择性刷新有用的记忆是可能的这个过程。

6. 发明授权

US6079004A Method of indexing a TLB using a routing code in a virtual address 失效
标题翻译：使用虚拟地址中的路由代码对TLB进行索引的方法
公开(公告)号：US6079004A
公开(公告)日：2000-06-20
申请号：US875134
申请日：1997-07-18
申请人： Jochen Liedtke
发明人： Jochen Liedtke
IPC分类号： G06F12/1027 , G06F12/10
CPC分类号： G06F12/1027
摘要： The method serves to operate an address translation device for translating a virtual address of a virtual address space comprising a plurality of pages into a physical address of a physical address space comprising a plurality of pages, with the use of a translation lookaside buffer and a page table. The address translation is performed in the following manner: the translation lookaside buffer is indexed to an index by the routing code associated with the virtual address or by a mapping of the routing code associated with the virtual address, or it is indexed to an index by a mapping of the routing code associated with the virtual address and the first address portion of the virtual address. In case of a TLB hit, a page table parsing is executed using only the virtual address. The routing code used to index the TLB is not included in the page table parsing.
摘要翻译： PCT No.PCT / EP96 / 00333 Sec。 371日期1997年7月18日 102（e）1997年7月18日PCT PCT 1996年1月29日PCT公布。公开号WO96 / 23260 日期1996年8月1日该方法用于操作地址转换装置，用于将包括多个页面的虚拟地址空间的虚拟地址转换成包括多个页面的物理地址空间的物理地址，使用翻译后备缓冲区和页表。以如下方式执行地址转换：将转换后备缓冲器通过与虚拟地址相关联的路由代码或通过与虚拟地址相关联的路由代码的映射索引到索引，或者通过与虚拟地址相关联的路由代码的索引来索引与虚拟地址和虚拟地址的第一地址部分相关联的路由代码的映射。在TLB命中的情况下，仅使用虚拟地址执行页表解析。用于索引TLB的路由代码不包括在页表解析中。

7. 发明授权

US06347364B1 Schedulable dynamic memory pinning 失效
标题翻译：可调度的动态内存固定
公开(公告)号：US06347364B1
公开(公告)日：2002-02-12
申请号：US09197028
申请日：1998-11-20
申请人： Jochen Liedtke
发明人： Jochen Liedtke
IPC分类号： G06F1200
CPC分类号： G06F9/5016 , G06F12/126
摘要： A system and method for enabling applications to pin a set of pages in memory for a predetermined duration in time. An application submits a request for pinning its memory for certain duration. As a compensation the applications may offer other currently mapped pages for replacement. The request may also include number of pages and duration of time. The request is granted with the constraint policies which the application is to follow. Such constraint policies include number of pages and length of time the pages may remain pinned in memory. When compensation pages are offered, those pages are replaced in place of the pages which are granted the privileged of being pinned. The present invention also provides page coloring compensation by including a compensation pool from where a compensation page having the same color as the one picked for replacement may be selected. The compensation pages offered by the application which are not used for compensating are returned subsequently to the application.
摘要翻译：一种用于使应用程序能够在存储器中将一组页面固定在预定持续时间内的系统和方法。一个应用程序提交一个请求，将其内存固定一段时间。作为补偿，应用程序可能会提供其他当前映射的页面进行更换。该请求还可以包括页数和持续时间。该请求被授予应用程序要遵循的约束策略。这样的约束策略包括页面数和页面可能保持固定在存储器中的时间长度。当提供补偿页面时，这些页面被替换为被授予被固定的特权的页面。本发明还通过包括补偿池来提供页面着色补偿，其中可以选择具有与用于替换的选择相同的颜色的补偿页面。应用程序提供的不用于补偿的补偿页面随后返回给应用程序。

8. 发明授权

US6044466A Flexible and dynamic derivation of permissions 失效
标题翻译：灵活和动态的权限派生
公开(公告)号：US6044466A
公开(公告)日：2000-03-28
申请号：US979807
申请日：1997-11-25
申请人： Rangachari Anand , Frederique-Anne Giraud , Nayeem Islam , Trent Ray Jaeger , Jochen Liedtke
发明人： Rangachari Anand , Frederique-Anne Giraud , Nayeem Islam , Trent Ray Jaeger , Jochen Liedtke
IPC分类号： G06F1/00 , G06F9/46 , G06F21/00 , G06F12/14
CPC分类号： G06F21/6218 , G06F21/54 , G06F21/604 , G06F9/468 , G06F2221/2105 , G06F2221/2141 , G06F2221/2149
摘要： A dynamic derivation mechanism is defined which enables limited permissions to be dynamically and flexibly derived for executables based upon their authenticated description. The dynamic derivation mechanism uses the authenticated description to determine the maximal permissions that individual principals can delegate to the content. A principal's maximal permissions for content define a superset of the rights that that principal will actually delegate to that content. Although the maximal permissions are derived from predefined specifications, the specifications can be sensitive to runtime state on the downloader's system or previous delegations to enable the dynamic (i.e., runtime) derivation. Multiple principals can delegate a subset of their maximal permissions for the executable content. The mechanism uses policy for combining the delegated permissions into the content's runtime permissions.
摘要翻译：定义了一种动态导出机制，其使得有限权限能够基于其经认证的描述被动态地和灵活地导出为可执行文件。动态导出机制使用经过身份验证的描述来确定各个主体可以委托给内容的最大权限。委托人对内容的最大权限定义了该主体将实际委托给该内容的权限的超集。尽管最大权限是从预定义规范中得出的，但规范可能对下载程序系统上的运行时状态或先前的委派来敏感，以实现动态（即运行时）派生。多个主体可以委托其可执行内容的最大权限的一部分。该机制使用策略将委派的权限组合到内容的运行时权限。

9. 发明授权

US5913222A Color correction method in a virtually addressed and physically indexed cache memory in the event of no cache hit 失效
标题翻译：在没有高速缓存命中的情况下，虚拟寻址和物理索引高速缓冲存储器中的色彩校正方法
公开(公告)号：US5913222A
公开(公告)日：1999-06-15
申请号：US727660
申请日：1997-02-03
申请人： Jochen Liedtke
发明人： Jochen Liedtke
IPC分类号： G06F12/08 , G06F12/10
CPC分类号： G06F12/1054 , G06F2212/653
摘要： In a virtually addressed and physically indexed cache memory, the allocation of a color of a cache entry can be changed for a color allocation of the virtual and physical pages by assigning a color information to each cache entry, by which a second cache address operation is executed after an unsuccessful first cache address operation. Should there still be no cache hit, another cache addressing is attempted by means of a color correction, i.e. an indexing of the cache memory using, among others, the physical color. Should this cache address operation also fail to produce a cache hit, there is a cache miss.
摘要翻译： PCT No.PCT / EP95 / 01378 Sec。 371日期1997年2月3日 102（e）日期1997年2月3日PCT提交1995年4月12日PCT公布。出版物WO95 / 28678 日期1995年10月26日在虚拟寻址和物理索引的高速缓冲存储器中，可以通过将颜色信息分配给每个高速缓存条目来改变对于虚拟和物理页面的颜色分配的高速缓存条目的颜色分配，由此在第一缓存地址操作不成功之后执行第二高速缓存地址操作。如果仍然没有高速缓存命中，则通过颜色校正来尝试另一个高速缓存寻址，即，使用诸如物理颜色的高速缓冲存储器的索引。如果此缓存地址操作也无法产生缓存命中，则会出现缓存未命中。

10. 发明授权

US06523097B1 Unvalue-tagged memory without additional bits 失效
标题翻译：无额定位的无价值标记的内存
公开(公告)号：US06523097B1
公开(公告)日：2003-02-18
申请号：US09613697
申请日：2000-07-11
申请人： Jochen Liedtke , Marc Alan Auslander
发明人： Jochen Liedtke , Marc Alan Auslander
IPC分类号： G06F1200
CPC分类号： G06F9/3865 , G06F7/483 , G06F7/49905 , G06F9/3842 , G06F12/145
摘要： There is provided a method for representing unvalues in an unvalue-unaware memory of a computer processing system. The method includes the step of selecting arbitrary bit combinations to represent the unvalues, upon startup of the system. Upon performing a read operation from the memory, a read value is interpreted as an unvalue, when the read value matches at least one of the bit combinations. Upon performing a write operation to the memory, a value-unvalue-collision exception is raised, when a valid value is written to the memory and the valid value matches at least one of the bit combinations.
摘要翻译：提供了一种在计算机处理系统的无价值存储器中表示无价值的方法。该方法包括在系统启动时选择任意比特组合来表示无价值的步骤。在从存储器执行读取操作时，当读取值与至少一个位组合匹配时，读取值被解释为无价值。在对存储器执行写入操作时，当将有效值写入存储器并且有效值与至少一个位组合匹配时，引起值 - 非值碰撞异常。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式