专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US5455627A Programmable video output format generator 失效
标题翻译：可编程视频输出格式发生器
公开(公告)号：US5455627A
公开(公告)日：1995-10-03
申请号：US85089
申请日：1993-06-30
申请人： Gregory M. Eitzmann , John D. Hallesy , John A. Klenoski , Greg Sadowski , David L. Dignam , Nathaniel D. Naegle
发明人： Gregory M. Eitzmann , John D. Hallesy , John A. Klenoski , Greg Sadowski , David L. Dignam , Nathaniel D. Naegle
IPC分类号： H04N5/44 , H04N5/46 , H04N7/01 , H04N5/04
CPC分类号： H04N7/01 , H04N5/46 , H04N7/0122
摘要： A programmable video output format (VOF) generator that enables a processing system to drive different video display devices with varying video format requirements. The programmable VOF generator includes a compiler that generates video formats based on user input, and a state machine that generates all video signals with requisite output format. The compiler allows the user to provide minimal information on general display parameters using a high-level language. Therefore, no specialized knowledge of the video display hardware requirements is required from the user.
摘要翻译：一种可编程视频输出格式（VOF）发生器，可使处理系统以不同的视频格式要求驱动不同的视频显示设备。可编程VOF生成器包括基于用户输入生成视频格式的编译器，以及生成具有所需输出格式的所有视频信号的状态机。编译器允许用户使用高级语言提供关于一般显示参数的最小信息。因此，不需要用户对视频显示硬件要求的专业知识。

2. 发明申请

US20100110062A1 Metod for Synchronizing Display of Images in a Multi-Display Computer System 有权
标题翻译： Metod用于在多显示计算机系统中同步显示图像
公开(公告)号：US20100110062A1
公开(公告)日：2010-05-06
申请号：US12393511
申请日：2009-02-26
申请人： Joseph P. Kennedy , John A. Klenoski , Greg Sadowski
发明人： Joseph P. Kennedy , John A. Klenoski , Greg Sadowski
IPC分类号： G09G5/00
CPC分类号： G09G3/2096 , G06F3/1423 , G09G5/008 , G09G5/12 , G09G2360/02
摘要： An image display system synchronizes the display of images on a plurality of display devices. The method entails generating at a first computer system a first signal representing first image data to be displayed on a first display device, generating at a second computer system a second signal representing second image data to be displayed on a second display device, and a method for synchronizing the first and second image data. The synchronizing method includes using a phase-locked loop circuit having a digital rate controller. The digital rate controller allows programmable control of the speed of the phase-locked loop.
摘要翻译：图像显示系统使多个显示装置上的图像的显示同步。该方法需要在第一计算机系统产生表示要在第一显示设备上显示的第一图像数据的第一信号，在第二计算机系统处产生表示要显示在第二显示设备上的第二图像数据的第二信号，以及方法用于同步第一和第二图像数据。同步方法包括使用具有数字速率控制器的锁相环电路。数字速率控制器允许可编程控制锁相环的速度。

3. 发明授权

US5608461A Programmable video frame detector 失效
标题翻译：可编程视频帧检测器
公开(公告)号：US5608461A
公开(公告)日：1997-03-04
申请号：US413393
申请日：1995-03-29
申请人： Greg Sadowski , David L. Dignam
发明人： Greg Sadowski , David L. Dignam
IPC分类号： H04N5/10 , H04N5/08
CPC分类号： H04N5/10
摘要： A synchronizing device is described. The synchronizing device detects a video frame. The synchronizing device determines a duration of a first signal state of a video signal, determines a duration of a second signal state of the video signal and compares the duration of a first signal state with the duration of a second signal state.
摘要翻译：描述了同步装置。同步装置检测视频帧。同步装置确定视频信号的第一信号状态的持续时间，确定视频信号的第二信号状态的持续时间，并将第一信号状态的持续时间与第二信号状态的持续时间进行比较。

4. 发明授权

US07499044B2 System for synchronizing display of images in a multi-display computer system 失效
标题翻译：用于在多显示器计算机系统中同步显示图像的系统
公开(公告)号：US07499044B2
公开(公告)日：2009-03-03
申请号：US10695779
申请日：2003-10-30
申请人： Joseph P Kennedy , John A Klenoski , Greg Sadowski
发明人： Joseph P Kennedy , John A Klenoski , Greg Sadowski
IPC分类号： G09G5/00
CPC分类号： G09G3/2096 , G06F3/1423 , G09G5/008 , G09G5/12 , G09G2360/02
摘要： An image display system synchronizes the display of images on a plurality of display devices. The system includes a first computer system generating a first signal representing first image data to be displayed on a first display device, a second computer system generating a second signal representing second image data to be displayed on a second display device, and means for synchronizing the first and second image data. The synchronizing means includes a phase-locked loop circuit having a digital rate controller. The digital rate controller allows programmable control of the speed of the phase-locked loop.
摘要翻译：图像显示系统使多个显示装置上的图像的显示同步。该系统包括：第一计算机系统，生成表示要显示在第一显示装置上的第一图像数据的第一信号;第二计算机系统，生成表示要显示在第二显示装置上的第二图像数据的第二信号;以及装置，第一和第二图像数据。同步装置包括具有数字速率控制器的锁相环电路。数字速率控制器允许可编程控制锁相环的速度。

5. 发明授权

US08384707B2 Method for synchronizing display of images in a multi-display computer system 有权
标题翻译：用于在多显示器计算机系统中同步显示图像的方法
公开(公告)号：US08384707B2
公开(公告)日：2013-02-26
申请号：US12393511
申请日：2009-02-26
申请人： Joseph P. Kennedy , John A. Klenoski , Greg Sadowski
发明人： Joseph P. Kennedy , John A. Klenoski , Greg Sadowski
IPC分类号： G09G5/00
CPC分类号： G09G3/2096 , G06F3/1423 , G09G5/008 , G09G5/12 , G09G2360/02
摘要： An image display system synchronizes the display of images on a plurality of display devices. The method entails generating at a first computer system a first signal representing first image data to be displayed on a first display device, generating at a second computer system a second signal representing second image data to be displayed on a second display device, and a method for synchronizing the first and second image data. The synchronizing method includes using a phase-locked loop circuit having a digital rate controller. The digital rate controller allows programmable control of the speed of the phase-locked loop.
摘要翻译：图像显示系统使多个显示装置上的图像的显示同步。该方法需要在第一计算机系统产生表示要在第一显示设备上显示的第一图像数据的第一信号，在第二计算机系统处产生表示要显示在第二显示设备上的第二图像数据的第二信号，以及方法用于同步第一和第二图像数据。同步方法包括使用具有数字速率控制器的锁相环电路。数字速率控制器允许可编程控制锁相环的速度。

6. 发明授权

US09696784B2 Direct hardware access media player 有权
公开(公告)号：US09696784B2
公开(公告)日：2017-07-04
申请号：US13620389
申请日：2012-09-14
申请人： Greg Sadowski , Gabor Sines
发明人： Greg Sadowski , Gabor Sines
IPC分类号： G06F1/32
CPC分类号： G06F1/3234 , G06F1/3206 , G06F1/3287 , Y02D10/171
摘要： A system, method and a computer program product for processing media content on a media player having direct access to hardware are provided in exemplary embodiments. When the media player is initialized, an operating system is placed into a stand-by mode that decreases power consumption on an electronic device. Instead of the operating system, a hardware pipeline processes media content. A hardware pipeline is dedicated to process a media content based on the media content type. The media content is processed using the dedicated hardware pipeline to reduce the power consumption during processing.

7. 发明申请

US20140082389A1 Direct Hardware Access Media Player 有权
标题翻译：直接硬件访问媒体播放器
公开(公告)号：US20140082389A1
公开(公告)日：2014-03-20
申请号：US13620389
申请日：2012-09-14
申请人： Greg Sadowski , Gabor Sines
发明人： Greg Sadowski , Gabor Sines
IPC分类号： G06F1/32
CPC分类号： G06F1/3234 , G06F1/3206 , G06F1/3287 , Y02D10/171
摘要： A system, method and a computer program product for processing media content on a media player having direct access to hardware are provided in exemplary embodiments. When the media player is initialized, an operating system is placed into a stand-by mode that decreases power consumption on an electronic device. Instead of the operating system, a hardware pipeline processes media content. A hardware pipeline is dedicated to process a media content based on the media content type. The media content is processed using the dedicated hardware pipeline to reduce the power consumption during processing.
摘要翻译：在示例性实施例中提供了用于在具有直接访问硬件的媒体播放器上处理媒体内容的系统，方法和计算机程序产品。当媒体播放器被初始化时，操作系统被置于能够减少电子设备的功耗的待机模式。硬件管道代替操作系统处理媒体内容。硬件管道专用于基于媒体内容类型来处理媒体内容。使用专用硬件流水线处理媒体内容，以减少处理过程中的功耗。

8. 发明申请

US20130141442A1 METHOD AND APPARATUS FOR MULTI-CHIP PROCESSING 审中-公开
标题翻译：多芯片加工的方法和装置
公开(公告)号：US20130141442A1
公开(公告)日：2013-06-06
申请号：US13311908
申请日：2011-12-06
申请人： John W. Brothers , Greg Sadowski , Konstantine Iourcha , Bryan Black
发明人： John W. Brothers , Greg Sadowski , Konstantine Iourcha , Bryan Black
IPC分类号： G06F15/16
CPC分类号： G06T1/20 , H01L25/0652 , H01L25/18 , H01L2224/16145 , H01L2224/16227 , H01L2224/17181 , H01L2224/32225 , H01L2224/73204 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2924/15192 , H01L2924/15311
摘要： Various methods, computer-readable mediums and apparatus are disclosed. In one aspect, a method of generating a graphical image on a display device is provided that includes splitting geometry level processing of the image between plural processors coupled to an interposer. Primitives are created using each of the plural processors. Any primitives not needed to render the image are discarded. The image is rasterized using each of the plural processors. A portion of the image is rendered using one of the plural processors and any remaining portion of the image using one or more of the other plural processors.
摘要翻译：公开了各种方法，计算机可读介质和装置。在一个方面，提供了一种在显示设备上生成图形图像的方法，其包括在耦合到插入器的多个处理器之间分割图像的几何级别处理。使用多个处理器中的每一个创建基元。丢弃不需要渲染图像的任何图元。使用多个处理器中的每一个来对图像进行光栅化。图像的一部分使用多个处理器之一和图像的任何剩余部分使用其他多个处理器中的一个或多个来渲染。

9. 发明授权

US08249164B2 Sub-frame video decoding 有权
标题翻译：子帧视频解码
公开(公告)号：US08249164B2
公开(公告)日：2012-08-21
申请号：US11627757
申请日：2007-01-26
申请人： Greg Sadowski
发明人： Greg Sadowski
IPC分类号： H04N11/00 , H04N7/26 , H04N5/445 , G06F3/14
CPC分类号： H04N7/17318 , H04N21/4316 , H04N21/4728
摘要： A video processing apparatus, for use in a video receiver, includes a decoder configured to decode encoded video information into decoded video information and to output the decoded information, and a configuration module coupled to the decoder and configured to a provide a control signal to the decoder indicative of a reduced-image portion of the video frames to be displayed, where the decoder is configured to respond to the control signal by decoding first macroblocks of the video information within the reduced-image portion and second macroblocks of the video information, in a reference section, adjacent the first macroblocks to account for motion of the images in the reduced-image portion without decoding third macroblocks lying outside of the reduced-image portion and the reference section.
摘要翻译：一种在视频接收机中使用的视频处理装置包括：解码器，被配置为将经编码的视频信息解码为经解码的视频信息并输出解码的信息;以及配置模块，其耦合到解码器并且被配置为向指示要显示的视频帧的缩小图像部分的解码器，其中解码器被配置为通过解码视频信息中的视频信息的第一宏块以及视频信息的第二宏块来响应控制信号，参考部分，与第一宏块相邻以解决缩小图像部分中的图像的运动，而不对位于缩小图像部分和参考部分之外的第三宏块进行解码。

10. 发明申请

US20120066471A1 ALLOCATION OF MEMORY BUFFERS BASED ON PREFERRED MEMORY PERFORMANCE 审中-公开
标题翻译：基于优先记忆性能的内存缓冲区分配
公开(公告)号：US20120066471A1
公开(公告)日：2012-03-15
申请号：US13302499
申请日：2011-11-22
申请人： Greg Sadowski , Philip J. Rogers , John Wakefield Brothers, III , W. Fritz Kruger , Konstantine I. Iourcha
发明人： Greg Sadowski , Philip J. Rogers , John Wakefield Brothers, III , W. Fritz Kruger , Konstantine I. Iourcha
IPC分类号： G06F12/00
CPC分类号： G06F13/1673 , G06F13/1684 , Y02D10/14
摘要： A method and system are provided for associating one or more memory buffers in a computing system with a plurality of memory channels. The method and apparatus associates one or more memory buffers with a plurality of memory banks based on preferred performance settings, wherein the plurality of memory banks spans over one or more of the plurality of memory channels. Additionally, the method and apparatus accesses the one or more memory buffers based on the preferred performance settings. Further, the method and apparatus can, in response to accessing the one or more memory buffers based on the preferred performance settings, determine whether the preferred performance settings are being satisfied.
摘要翻译：提供一种用于将计算系统中的一个或多个存储器缓冲器与多个存储器通道相关联的方法和系统。该方法和装置基于优选的性能设置将一个或多个存储器缓冲器与多个存储器组相关联，其中多个存储器跨越多个存储器通道中的一个或多个存储器通道。另外，该方法和装置基于优选的性能设置来访问一个或多个存储器缓冲器。此外，所述方法和装置可以响应于基于优选性能设置访问所述一个或多个存储器缓冲器来确定是否满足所述优选性能设置。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式