专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US09557998B2 Systems, apparatuses, and methods for performing delta decoding on packed data elements 有权
标题翻译：用于对压缩数据元素执行增量解码的系统，装置和方法
公开(公告)号：US09557998B2
公开(公告)日：2017-01-31
申请号：US13997662
申请日：2011-12-28
申请人： Elmoustapha Ould-Ahmed-Vall , Thomas Willhalm , Tracy Garrett Drysdale
发明人： Elmoustapha Ould-Ahmed-Vall , Thomas Willhalm , Tracy Garrett Drysdale
IPC分类号： G06F9/30 , H04N19/42
CPC分类号： G06F9/30145 , G06F9/3001 , G06F9/30014 , G06F9/30018 , G06F9/30036 , G06F9/30105 , G06F9/30109 , G06F9/30112 , G06F9/3013 , H04N19/42
摘要： Systems, apparatuses, and methods for performing delta decoding on packed data elements of a source and storing the results in packed data elements of a destination using a single packed delta decode instruction are described. A processor may include a decoder to decode an instruction, and execution unit to execute the decoded instruction to calculate for each packed data element position of a source operand, other than a first packed data element position, a value that comprises a packed data element of that packed data element position and all packed data elements of packed data element positions that are of lesser significance, store a first packed data element from the first packed data element position of the source operand into a corresponding first packed data element position of a destination operand, and for each calculated value, store the value into a corresponding packed data element position of the destination operand.
摘要翻译：描述了用于对源的压缩数据元素执行增量解码并使用单个压缩增量解码指令将结果存储在目的地的打包数据元素中的系统，装置和方法。处理器可以包括用于对指令进行解码的解码器，以及执行单元，用于执行解码指令，以计算除第一打包数据元素位置以外的源操作数的每个压缩数据元素位置，该值包括打包数据元素位置和打包数据元素位置的所有压缩数据元素都不太重要，将来自源操作数的第一打包数据元素位置的第一打包数据元素存储到目的地操作数的对应的第一打包数据元素位置，并且对于每个计算值，将该值存储到目的地操作数的对应的打包数据元素位置。

2. 发明申请

US20140129801A1 SYSTEMS, APPARATUSES, AND METHODS FOR PERFORMING DELTA ENCODING ON PACKED DATA ELEMENTS 有权
标题翻译：用于对包装数据元素执行DELTA编码的系统，设备和方法
公开(公告)号：US20140129801A1
公开(公告)日：2014-05-08
申请号：US13976427
申请日：2011-12-28
申请人： Elmoustapha Ould-Ahmed-Vall , Thomas Willhalm , Tracy Garrett Drysdale
发明人： Elmoustapha Ould-Ahmed-Vall , Thomas Willhalm , Tracy Garrett Drysdale
IPC分类号： G06F9/30
CPC分类号： G06F9/3016 , G06F9/3001 , G06F9/30018 , G06F9/30036 , G06F9/30109 , G06F9/30112 , G06F9/3013 , G06F9/30145 , H04N19/42
摘要： Embodiments of systems, apparatuses, and methods for performing delta encoding on packed data elements of a source and storing the results in packed data elements of a destination using a single vector packed delta encode instruction are described.
摘要翻译：描述了用于在源的压缩数据元素上执行增量编码并且使用单个向量压缩增量编码指令将结果存储在目的地的打包数据元素中的系统，装置和方法的实施例。

3. 发明授权

US09465612B2 Systems, apparatuses, and methods for performing delta encoding on packed data elements 有权
标题翻译：用于对压缩数据元素执行增量编码的系统，装置和方法
公开(公告)号：US09465612B2
公开(公告)日：2016-10-11
申请号：US13976427
申请日：2011-12-28
申请人： Elmoustapha Ould-Ahmed-Vall , Thomas Willhalm , Tracy Garrett Drysdale
发明人： Elmoustapha Ould-Ahmed-Vall , Thomas Willhalm , Tracy Garrett Drysdale
IPC分类号： G06F9/30 , H04N19/42
CPC分类号： G06F9/3016 , G06F9/3001 , G06F9/30018 , G06F9/30036 , G06F9/30109 , G06F9/30112 , G06F9/3013 , G06F9/30145 , H04N19/42
摘要： Embodiments of systems, apparatuses, and methods for performing delta encoding on packed data elements of a source and storing the results in packed data elements of a destination using a single vector packed delta encode instruction are described.
摘要翻译：描述了用于对源的打包数据元素执行增量编码并且使用单个向量压缩增量编码指令将结果存储在目的地的打包数据元素中的系统，装置和方法的实施例。

4. 发明申请

US20130339668A1 SYSTEMS, APPARATUSES, AND METHODS FOR PERFORMING DELTA DECODING ON PACKED DATA ELEMENTS 有权
标题翻译：用于对包装数据元素进行DELTA解码的系统，设备和方法
公开(公告)号：US20130339668A1
公开(公告)日：2013-12-19
申请号：US13997662
申请日：2011-12-28
申请人： Elmoustapha Ould-Ahmed-Vall , Thomas Willhalm , Tracy Garrett Drysdale
发明人： Elmoustapha Ould-Ahmed-Vall , Thomas Willhalm , Tracy Garrett Drysdale
IPC分类号： G06F9/30
CPC分类号： G06F9/30145 , G06F9/3001 , G06F9/30014 , G06F9/30018 , G06F9/30036 , G06F9/30105 , G06F9/30109 , G06F9/30112 , G06F9/3013 , H04N19/42
摘要： Embodiments of systems, apparatuses, and methods for performing delta decoding on packed data elements of a source and storing the results in packed data elements of a destination using a single vector packed delta decode instruction are described.
摘要翻译：描述了用于对源的压缩数据元素执行增量解码并使用单个向量压缩增量解码指令将结果存储在目的地的打包数据元素中的系统，装置和方法的实施例。

5. 发明授权

US07168010B2 Various methods and apparatuses to track failing memory locations to enable implementations for invalidating repeatedly failing memory locations 失效
标题翻译：用于跟踪故障存储器位置的各种方法和装置，以使得能够使反复失败的存储器位置无效的实现
公开(公告)号：US07168010B2
公开(公告)日：2007-01-23
申请号：US10217984
申请日：2002-08-12
申请人： Sitaram Yadavalli , Tracy Garrett Drysdale , Husnara Khan
发明人： Sitaram Yadavalli , Tracy Garrett Drysdale , Husnara Khan
IPC分类号： G06F11/00
CPC分类号： G06F11/076 , G06F11/073 , G06F11/0772 , G06F2212/1032
摘要： Various methods, apparatuses, and systems that use a replacement policy algorithm to implement tracking of one or more memory locations that have incurred one or more data transfer failures.
摘要翻译：使用替换策略算法来实现已经引起一个或多个数据传输故障的一个或多个存储器位置的跟踪的各种方法，装置和系统。

6. 发明授权

US06976155B2 Method and apparatus for communicating between processing entities in a multi-processor 失效
标题翻译：用于在多处理器中的处理实体之间进行通信的方法和装置
公开(公告)号：US06976155B2
公开(公告)日：2005-12-13
申请号：US09880621
申请日：2001-06-12
申请人： Tracy Garrett Drysdale , Scott P Bobholz
发明人： Tracy Garrett Drysdale , Scott P Bobholz
IPC分类号： G06F9/52 , G06F9/54 , G06F13/38 , G06F15/00
CPC分类号： G06F9/544
摘要： A method and apparatus for synchronizing and communicating between processing entities, such as cores or threads, in a multiprocessor. Two registers are used as a “hardware mailbox” by two processing entities of a microprocessor. A first register is used to communicate information from a first processing entity to a second processing entity, while a second register is used to communication information from the second processing entity to the first processing entity. The first and second registers are cross-decoded by the two processing entities. One or more bits in each register are used to synchronize operation of the processing entities. In a microprocessor including three or more such processing entities, a read-write register of each processing entity holds outgoing information and a read-only register of each processing entity holds incoming information. A separate logic circuit logically combines the contents of the read-write registers and stores the result in the read-only registers.
摘要翻译：一种用于在多处理器中的处理实体（例如核心或线程）之间进行同步和通信的方法和装置。两个寄存器被微处理器的两个处理实体用作“硬件邮箱”。第一寄存器用于将信息从第一处理实体传送到第二处理实体，而第二寄存器用于将信息从第二处理实体传送到第一处理实体。第一和第二寄存器被两个处理实体交叉解码。每个寄存器中的一个或多个位用于同步处理实体的操作。在包括三个或更多个这样的处理实体的微处理器中，每个处理实体的读写寄存器保存输出信息，并且每个处理实体的只读寄存器保存输入信息。单独的逻辑电路逻辑组合读写寄存器的内容，并将结果存储在只读寄存器中。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式