专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US07521347B2 Method for forming contact hole in semiconductor device 有权
标题翻译：在半导体器件中形成接触孔的方法
公开(公告)号：US07521347B2
公开(公告)日：2009-04-21
申请号：US11448714
申请日：2006-06-08
申请人： Dong-Yeol Lee , Dong-Goo Choi , Dong-Sauk Kim
发明人： Dong-Yeol Lee , Dong-Goo Choi , Dong-Sauk Kim
IPC分类号： H01L21/44
CPC分类号： H01L21/76802 , H01L21/02063 , H01L21/31116 , H01L21/76805 , H01L21/76829
摘要： A method for forming a contact hole in a semiconductor device includes forming gate lines on a substrate, forming a bit line pattern by forming a bit line and a bit line hard mask in sequential order over the substrate, forming an inter-layer insulation layer having a multiple-layer structure including an etch stop layer over the substrate, forming a contact mask over the inter-layer insulation layer, performing a first etching process to etch a first portion of the inter-layer insulation layer above the etch stop layer, using the contact mask as an etch mask, and performing a second etching process to etch the etch stop layer, a second portion of the inter-layer insulation layer below the etch stop layer, and the bit line hard mask to form a contact hole exposing a portion of the bit line.
摘要翻译：一种用于在半导体器件中形成接触孔的方法包括在衬底上形成栅极线，通过在衬底上依次形成位线和位线硬掩模形成位线图案，形成层间绝缘层，该层间绝缘层具有包括在衬底上的蚀刻停止层的多层结构，在层间绝缘层上形成接触掩模，执行第一蚀刻工艺以蚀刻蚀刻停止层上方的层间绝缘层的第一部分，使用所述接触掩模作为蚀刻掩模，以及执行蚀刻所述蚀刻停止层的第二蚀刻工艺，所述蚀刻停止层下面的所述层间绝缘层的第二部分和所述位线硬掩模以形成暴露于位线的一部分。

2. 发明申请

US20070148964A1 Method for forming contact hole in semiconductor device 有权
标题翻译：在半导体器件中形成接触孔的方法
公开(公告)号：US20070148964A1
公开(公告)日：2007-06-28
申请号：US11448714
申请日：2006-06-08
申请人： Dong-Yeol Lee , Dong-Goo Choi , Dong-Sauk Kim
发明人： Dong-Yeol Lee , Dong-Goo Choi , Dong-Sauk Kim
IPC分类号： H01L21/4763
CPC分类号： H01L21/76802 , H01L21/02063 , H01L21/31116 , H01L21/76805 , H01L21/76829
摘要： A method for forming a contact hole in a semiconductor device includes forming gate lines on a substrate, forming a bit line pattern by forming a bit line and a bit line hard mask in sequential order over the substrate, forming an inter-layer insulation layer having a multiple-layer structure including an etch stop layer over the substrate, forming a contact mask over the inter-layer insulation layer, performing a first etching process to etch a first portion of the inter-layer insulation layer above the etch stop layer, using the contact mask as an etch mask, and performing a second etching process to etch the etch stop layer, a second portion of the inter-layer insulation layer below the etch stop layer, and the bit line hard mask to form a contact hole exposing a portion of the bit line.
摘要翻译：一种用于在半导体器件中形成接触孔的方法包括在衬底上形成栅极线，通过在衬底上依次形成位线和位线硬掩模形成位线图案，形成层间绝缘层，该层间绝缘层具有包括在衬底上的蚀刻停止层的多层结构，在层间绝缘层上形成接触掩模，执行第一蚀刻工艺以蚀刻蚀刻停止层上方的层间绝缘层的第一部分，使用所述接触掩模作为蚀刻掩模，以及执行蚀刻所述蚀刻停止层的第二蚀刻工艺，所述蚀刻停止层下面的所述层间绝缘层的第二部分和所述位线硬掩模以形成暴露于位线的一部分。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式