会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 4. 发明授权
      US5946354A Hard disk drive read channel with half speed timing 失效
    • Hard disk drive read channel with half speed timing
    • 硬盘驱动器读取通道半速时间
    • US5946354A
    • 1999-08-31
    • US730862
    • 1996-10-18
    • Jonathan James Ashley , Brian Harry Marcus , Constantin Michael Melas
    • Jonathan James Ashley , Brian Harry Marcus , Constantin Michael Melas
    • H04K1/10
    • G11B20/14 , G11B5/09
    • A hard disk drive read circuit for d=1 run length limited (RLL) encoded data which processes multiple consecutive data samples in parallel. The circuit of the present invention receives an analog signal from the read head of the hard disk drive. The circuit comprises a plurality of digital detection channels, coupled to the analog signal, each channel outputting an alternate bit of digital data represented by the analog signal. A timing circuit, coupled to the plurality of digital detection channels, generates a plurality of timing signals controlling the plurality of digital detection channels. The timing circuit derives timing information from one of the digital detection channels. The d=1 RLL code is modified so that there are at most nine consecutive 0's in the digital data output by the digital detection channel from which the timing circuit derives the timing information. An encoder generates the encoded digital data to be recorded on the hard disk drive.
    • 用于d = 1游程长度限制（RLL）编码数据的硬盘驱动器读取电路，并行处理多个连续的数据样本。 本发明的电路从硬盘驱动器的读取头接收模拟信号。 电路包括耦合到模拟信号的多个数字检测通道，每个通道输出由模拟信号表示的数字数据的交替位。 耦合到多个数字检测通道的定时电路产生控制多个数字检测通道的多个定时信号。 定时电路从数字检测通道之一获得定时信息。 修改d = 1 RLL码，使数字检测通道输出的数字数据中至少有九个连续的0，定时电路从该数字检测通道得到定时信息。 编码器生成要记录在硬盘驱动器上的编码数字数据。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 6. 发明授权
      US06429986B1 Data storage to enhance timing recovery in high density magnetic recording 失效
    • Data storage to enhance timing recovery in high density magnetic recording
    • 数据存储可增强高密度磁记录中的定时恢复
    • US06429986B1
    • 2002-08-06
    • US08816648
    • 1997-03-13
    • Mario Blaum , Constantin Michael Melas
    • Mario Blaum , Constantin Michael Melas
    • G11B509
    • G11B20/1426 , G11B5/09
    • A timing recovery system encodes data while impressing recognizable patterns thereon, enabling precise timing during subsequent readback operations. An uncoded binary sequence is encoded using an m/n rate block coded sequence, incorporating a unique predetermined binary bit pattern that occurs with a selected level of frequency. The encoded sequence is stored on the recording medium as a series of flux transitions. To read back the stored data, a read head measures the flux transitions stored on the medium and generates a representative analog waveform. A sampler samples the waveform in accordance with a timing scheme provided by a timing circuit. The timing circuit adjusts the timing of the samples to ensure that the analog waveform is sampled at appropriate times to yield the most accurate results. The timing circuit evaluates two consecutive samples to identify samples associated with features of the analog readback waveform that corresponds to the predetermined bit patterns. Identified samples are then compared to determine whether timing of samples should be advanced, retarded, or retained with respect to the analog waveform. After a detector translates samples into an enclosed binary bit stream, a decoder decodes the detector's binary bit stream by revising the original encoding process, recreating the original encoded binary sequence.
    • 定时恢复系统对数据进行编码，同时在其上印刷可识别的图案，从而在随后的回读操作期间实现精确的定时。 使用m / n速率块编码序列对未编码的二进制序列进行编码，结合以所选频率出现的唯一预定二进制位模式。 编码序列作为一系列通量转换存储在记录介质上。 为了回读存储的数据，读取头测量存储在介质上的通量转换并产生代表性的模拟波形。 采样器根据定时电路提供的定时方案采样波形。 定时电路调整采样的时序，以确保模拟波形在适当的时间采样，以获得最准确的结果。 定时电路评估两个连续采样，以识别与对应于预定位模式的模拟回读波形的特征相关联的样本。 然后比较识别的样品，以确定样品的时序是否相对于模拟波形进行提前，延迟或保留。 在检测器将样本转换为封闭的二进制比特流之后，解码器通过修改原始编码过程来解码检测器的二进制比特流，重新创建原始编码的二进制序列。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 9. 发明授权
      US5857002A PRML channel with EPR4 equalization and clocking 失效
    • PRML channel with EPR4 equalization and clocking
    • PRML通道具有EPR4均衡和时钟
    • US5857002A
    • 1999-01-05
    • US698637
    • 1996-08-16
    • Constantin Michael Melas
    • Constantin Michael Melas
    • H04L25/493 , H04L25/34 , H04L25/49
    • H04L25/493
    • A method and apparatus for decoding a partial response encoded signal to generate a decoded signal. The first stage of the apparatus, a first delay filter, receives the partial response encoded signal and filters it with a delay characteristic of (1-D.sup.2)(1+D). The second stage, a timing system, generates a digital signal representative of the first filtered signal. The timing system includes an equalizer with an EPR4 equalization characteristic. The third stage, a second delay filter, filters the signal with a delay characteristic of 1-D. The final stage, a partial Viterbi decoder, generates the decoded signal.
    • 一种解码部分响应编码信号以产生解码信号的方法和装置。 装置的第一阶段是第一延迟滤波器，接收部分响应编码信号，并以（1-D2）（1 + D）的延迟特性对其进行滤波。 第二级定时系统产生代表第一滤波信号的数字信号。 定时系统包括具有EPR4均衡特性的均衡器。 第三级，第二延迟滤波器以1-D的延迟特性对信号进行滤波。 最后一个部分维特比解码器产生解码信号。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号