专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US6058474A Method and apparatus for DMA boot loading a microprocessor without an internal ROM 失效
标题翻译：用于DMA引导的方法和装置装载没有内部ROM的微处理器
公开(公告)号：US6058474A
公开(公告)日：2000-05-02
申请号：US12332
申请日：1998-01-23
申请人： Philip K. Baltz , Natarajan Seshan , Ron A. Shipp
发明人： Philip K. Baltz , Natarajan Seshan , Ron A. Shipp
IPC分类号： G06F9/445
CPC分类号： G06F9/4401
摘要： A microprocessor 10 has an internal program memory 23 and direct memory access (DMA) circuitry 100. Microprocessor 10 also has provisions for connecting to an external source of data via an external bus 73. Configuration circuitry 74 or 81 provides configuration parameters to DMA 100 when a reset signal 76 is deasserted. DMA 100 boot loads microprocessor 10 by transferring a block of data which contains an initial program from an external source to internal program memory after reset signal 76 is deasserted. At the completion of the boot load, microprocessor begins execution of the initial program.
摘要翻译：微处理器10具有内部程序存储器23和直接存储器访问（DMA）电路100.微处理器10还具有用于经由外部总线73连接到外部数据源的设备。配置电路74或81向DMA 100提供配置参数，当DMA 复位信号76被断言。 DMA 100引导通过在复位信号76被置为无效之后，将包含初始程序的数据块从外部源传送到内部程序存储器来加载微处理器10。在引导加载完成后，微处理器开始执行初始程序。

2. 发明授权

US06321318B1 User-configurable on-chip program memory system 有权
标题翻译：用户可配置的片上程序存储系统
公开(公告)号：US06321318B1
公开(公告)日：2001-11-20
申请号：US09212894
申请日：1998-12-15
申请人： Philip K. Baltz , Ray L. Simar, Jr.
发明人： Philip K. Baltz , Ray L. Simar, Jr.
IPC分类号： G06F1200
CPC分类号： G06F12/0802 , G06F15/7867 , G06F2212/2515
摘要： A processor structure and method of operation are disclosed that comprise a user-configurable on-chip program memory system. The memory system comprises an on-chip memory 31 and a program memory controller 30 that reconfigures memory 31 in response to control values that may be modified by CPU core 20 under program control. In one mode, memory 31 may be mapped into internal address space. In other modes, memory 31 may be configured as an on-chip cache. In conjunction with the cache configuration, the program memory controller may comprise a tag RAM that is initialized upon a transition to cache mode. Program memory controller 30 handles memory mode transitions and data requests; CPU core 20 preferably requests stored instructions from controller 30 in a uniform fashion regardless of memory mode.
摘要翻译：公开了一种包括用户可配置的片上程序存储器系统的处理器结构和操作方法。存储器系统包括片上存储器31和程序存储器控制器30，该程序存储器控制器30响应于在程序控制下可由CPU核心20修改的控制值来重新配置存储器31。在一种模式中，存储器31可以映射到内部地址空间中。在其他模式中，存储器31可以被配置为片上高速缓存。结合高速缓存配置，程序存储器控制器可以包括在转换到高速缓存模式时被初始化的标签RAM。程序存储器控制器30处理存储器模式转换和数据请求; CPU核心20优选地以均匀的方式请求来自控制器30的存储指令，而与存储器模式无关。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式