专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

US20080240234A1 HIGH SPEED CONTEXT MEMORY IMPLEMENTATION FOR H.264 有权
标题翻译： H.264的高速上下文存储器实现
公开(公告)号：US20080240234A1
公开(公告)日：2008-10-02
申请号：US11694311
申请日：2007-03-30
申请人： Chun Kit Hung , Kin Wing An
发明人： Chun Kit Hung , Kin Wing An
IPC分类号： H04N7/12
CPC分类号： H04N19/436 , H04N19/423 , H04N19/61 , H04N19/91
摘要： Disclosed is a context modeller (103) used in decoding data (202) encoded using Context Adaptive Binary Arithmetic Coding, said context modeler (103) comprising a Read Only Memory (1001) for storing uninitialized context model values, said uninitialized context model values being stored in the Read Only Memory (1001) in a manner that enables a plurality of uninitialized context model values to be read from the Read Only Memory (1001) in a single clock cycle, an Arithmetic Logic Module (1003) comprising a plurality of parallel processing paths (2202-2207), each said processing path comprising a plurality of pipeline stages, a Random Access Memory (1005) and a memory controller (1008) for determining, using the Arithmetic Logic Module (1005) operating on said plurality of uninitialized context model values read from the Read Only Memory (1001) in each clock cycle, initialized context model values for storage in the Random Access Memory (1001) based upon header information in said incoming encoded data (202).
摘要翻译：公开了一种用于解码使用上下文自适应二进制算术编码编码的数据（202）的上下文建模器（103），所述上下文建模器（103）包括用于存储未初始化的上下文模型值的只读存储器（1001），所述未初始化的上下文模型值为存储在只读存储器（1001）中的方式，使得能够在单个时钟周期中从只读存储器（1001）读取多个未初始化的上下文模型值;算术逻辑模块（1003），包括多个并行处理路径（2202-2207），每个所述处理路径包括多个流水线级，随机存取存储器（1005）和存储器控制器（1008），用于使用对所述多个未初始化的操作的算术逻辑模块（1005）在每个时钟周期中从只读存储器（1001）读取的上下文模型值，基于标题的用于存储在随机存取存储器（1001）中的初始化上下文模型值所述输入编码数据（202）中的信息。

2. 发明申请

US20080238731A1 METHOD AND APPARATUS FOR DEBINARIZATION OF DIGITAL VIDEO DATA DURING DECODING 有权
标题翻译：解码期间数字视频数据的定义的方法和装置
公开(公告)号：US20080238731A1
公开(公告)日：2008-10-02
申请号：US11694451
申请日：2007-03-30
申请人： Chun Kit Hung , Kin Wing An , Bojun Meng
发明人： Chun Kit Hung , Kin Wing An , Bojun Meng
IPC分类号： H03M7/46
CPC分类号： H03M7/4006
摘要： A debinarizer and a hardware-based method for debinarizing a binary bit stream into symbols comprising predefined binary sequences are disclosed in which predefined binary sequences and their corresponding symbols are represented as tree structures. A binary sequence is debinarized by traversing one of the tree structures to determine a corresponding symbol. Similar tree structures may be combined to form a single tree structure. The tree structures may be implemented as a finite state machine.
摘要翻译：公开了一种二进制解码器和用于将二进制位流二进制解码成包括预定义二进制序列的符号的基于硬件的方法，其中预定义的二进制序列及其对应的符号被表示为树结构。通过遍历一个树结构来确定二进制序列以确定相应的符号。可以组合类似的树结构以形成单个树结构。树结构可以被实现为有限状态机。

3. 发明授权

US07443318B2 High speed context memory implementation for H.264 有权
标题翻译： H.264高速上下文存储器实现
公开(公告)号：US07443318B2
公开(公告)日：2008-10-28
申请号：US11694311
申请日：2007-03-30
申请人： Chun Kit Hung , Kin Wing An
发明人： Chun Kit Hung , Kin Wing An
IPC分类号： H03M7/34 , H03M7/38
CPC分类号： H04N19/436 , H04N19/423 , H04N19/61 , H04N19/91
摘要： Disclosed is a context modeller (103) used in decoding data (202) encoded using Context Adaptive Binary Arithmetic Coding, said context modeler (103) comprising a Read Only Memory (1001) for storing uninitialized context model values, said uninitialized context model values being stored in the Read Only Memory (1001) in a manner that enables a plurality of uninitialized context model values to be read from the Read Only Memory (1001) in a single clock cycle, an Arithmetic Logic Module (1003) comprising a plurality of parallel processing paths (2202-2207), each said processing path comprising a plurality of pipeline stages, a Random Access Memory (1005) and a memory controller (1008) for determining, using the Arithmetic Logic Module (1005) operating on said plurality of uninitialized context model values read from the Read Only Memory (1001) in each clock cycle, initialized context model values for storage in the Random Access Memory (1001) based upon header information in said incoming encoded data (202).
摘要翻译：公开了一种用于解码使用上下文自适应二进制算术编码编码的数据（202）的上下文建模器（103），所述上下文建模器（103）包括用于存储未初始化的上下文模型值的只读存储器（1001），所述未初始化的上下文模型值为存储在只读存储器（1001）中的方式，使得能够在单个时钟周期中从只读存储器（1001）读取多个未初始化的上下文模型值;算术逻辑模块（1003），包括多个并行处理路径（2202-2207），每个所述处理路径包括多个流水线级，随机存取存储器（1005）和存储器控制器（1008），用于使用对所述多个未初始化的操作的算术逻辑模块（1005）在每个时钟周期中从只读存储器（1001）读取的上下文模型值，基于标题的用于存储在随机存取存储器（1001）中的初始化上下文模型值所述输入编码数据（202）中的信息。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式