会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 2. 发明授权
    • Bist for parallel testing of on chip memory
    • 双绞线用于片上存储器的并行测试
    • US06934205B1
    • 2005-08-23
    • US10363189
    • 2000-09-06
    • Pramod PandeyAli Najafi
    • Pramod PandeyAli Najafi
    • G06F11/27G11C7/00
    • G06F11/27
    • A processor assisted memory BIST to identify detective memory addresses. The processor generates the address to be tested and the BIST generates the test data used to test the memory. Data is written to an read from memory. The read data is compared with the test data. If a mismatch occurs, the BIST generates an interrupt to identify the processor. Since the processor generated the address, the defective memory address is identified. The defective memory address can subsequently be replaced with redundant memory cells.
    • 处理器辅助存储器BIST来识别检测存储器地址。 处理器生成要测试的地址,BIST生成用于测试内存的测试数据。 数据被写入从内存中读取。 将读取的数据与测试数据进行比较。 如果发生不匹配,BIST将产生一个中断来识别处理器。 由于处理器产生了地址,故障存储器地址被识别。 有缺陷的存储器地址随后可被替换为冗余存储器单元。