专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明授权

US08443271B1 Systems and methods for dual process data decoding 有权
标题翻译：双程数据解码的系统和方法
公开(公告)号：US08443271B1
公开(公告)日：2013-05-14
申请号：US13284730
申请日：2011-10-28
申请人： Fan Zhang , Lei Chen , Zongwang Li , Shaohua Yang , Yang Han , Wu Chang
发明人： Fan Zhang , Lei Chen , Zongwang Li , Shaohua Yang , Yang Han , Wu Chang
IPC分类号： H03M13/03
CPC分类号： H03M13/1108 , G11B20/1833 , G11B2020/185 , H03M13/1111 , H03M13/1128 , H03M13/1142 , H03M13/1171 , H03M13/3707 , H03M13/451
摘要： Various embodiments of the present invention provide systems and methods for data processing. For example, data processing systems are disclosed that include a data decoding system. The data decoding system includes a data decoder circuit and a simplified maximum likelihood value modification circuit. The data decoder circuit is operable to apply a data decode algorithm to a decoder input to yield a first decoded output and an indication of at least one point of failure of the first decoded output. The simplified maximum likelihood value modification circuit is operable to identify a symbol of the first decoded output associated with the point of failure, and to modify a subset of values associated with the identified symbol to yield a modified decoded output.
摘要翻译：本发明的各种实施例提供了用于数据处理的系统和方法。例如，公开了包括数据解码系统的数据处理系统。数据解码系统包括数据解码器电路和简化的最大似然值修正电路。数据解码器电路可操作以将数据解码算法应用于解码器输入，以产生第一解码输出和第一解码输出的至少一个故障点的指示。简化的最大似然值修改电路可操作以识别与故障点相关联的第一解码输出的符号，并且修改与所识别的符号相关联的值的子集以产生经修改的解码输出。

32. 发明申请

US20130111250A1 Systems and Methods for Power Measurement in a Data Processing System 有权
标题翻译：数据处理系统中功率测量的系统和方法
公开(公告)号：US20130111250A1
公开(公告)日：2013-05-02
申请号：US13284684
申请日：2011-10-28
申请人： Shaohua Yang , Zongwang Li , Fan Zhang , Yang Han , Chung-Li Wang
发明人： Shaohua Yang , Zongwang Li , Fan Zhang , Yang Han , Chung-Li Wang
IPC分类号： G06F11/30
CPC分类号： G06F11/3062 , G06F1/30
摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes: a data detector circuit, a data decoder circuit, and a power usage control circuit. The data detector circuit is operable to apply a data detection algorithm to a data input to yield a detected output. The data decoder circuit is operable to apply a data decode algorithm to a data set derived from the detected output to yield a decoded output. The power usage control circuit is operable to force a defined number of global iterations applied to the data input by the data detector circuit and the data decoder circuit regardless of convergence of the data decode algorithm.
摘要翻译：本发明的各种实施例提供了用于数据处理的系统和方法。作为示例，公开了一种数据处理电路，其包括：数据检测器电路，数据解码器电路和电力使用控制电路。数据检测器电路可操作以将数据检测算法应用于数据输入以产生检测到的输出。数据解码器电路可操作以将数据解码算法应用于从检测到的输出导出的数据集，以产生解码输出。功率使用控制电路可操作以强制对数据检测器电路和数据解码器电路输入的数据施加的定义数量的全局迭代，而与数据解码算法的收敛无关。

33. 发明申请

US20110029826A1 Systems and Methods for Re-using Decoding Parity in a Detector Circuit 有权
标题翻译：在检测器电路中重新使用解码奇偶校验的系统和方法
公开(公告)号：US20110029826A1
公开(公告)日：2011-02-03
申请号：US12510859
申请日：2009-07-28
申请人： Hao Zhong , Weijun Tan , Yang Han , Zongwang Li , Shaohua Yang , Yuan Xing Lee
发明人： Hao Zhong , Weijun Tan , Yang Han , Zongwang Li , Shaohua Yang , Yuan Xing Lee
IPC分类号： H03M13/41 , H03M13/13 , G06F11/10
CPC分类号： H03M13/1157 , H03M13/1102 , H03M13/114 , H03M13/2957 , H03M13/2975 , H03M13/3746 , H03M13/3994 , H03M13/41 , H03M13/6331
摘要： Various embodiments of the present invention provide systems and methods for data processing. For example, a method for data processing is disclosed that includes receiving an LDPC codeword, and grouping active bits from the LDPC codeword into a series of data bits including one or more user data bits including and at least one LDPC parity bit. The series of data bits satisfies an LDPC parity equation.
摘要翻译：本发明的各种实施例提供了用于数据处理的系统和方法。例如，公开了一种用于数据处理的方法，其包括接收LDPC码字，以及将来自LDPC码字的活动比特分组为包括一个或多个用户数据比特和至少一个LDPC奇偶校验位的一系列数据比特。一系列数据位满足LDPC奇偶校验方程。

34. 发明授权

US08782486B2 Systems and methods for multi-matrix data processing 有权
标题翻译：用于多矩阵数据处理的系统和方法
公开(公告)号：US08782486B2
公开(公告)日：2014-07-15
申请号：US13412520
申请日：2012-03-05
申请人： Fan Zhang , Zongwang Li , Yang Han , Shaohua Yang
发明人： Fan Zhang , Zongwang Li , Yang Han , Shaohua Yang
IPC分类号： H03M13/11 , H03M13/09 , H03M13/53 , G11B20/18
CPC分类号： H03M13/09 , G06F11/1076 , G11B20/1833 , G11B20/1866 , G11B2020/185 , G11B2220/2516 , H03M13/1111 , H03M13/27 , H03M13/3707 , H03M13/3746 , H03M13/616 , H03M13/6331 , H03M13/6343 , H03M13/6561
摘要： The present inventions are related to systems and methods for data processing. As one example, a data processing system is discussed that includes a data decoder circuit and a matrix select control circuit. The data decoder circuit is operable to apply a data decode algorithm to a decoder input using a selected parity check matrix to yield a decoder output. The matrix select control circuit operable to select one of a first parity check matrix and a second parity check matrix as the selected parity check matrix.
摘要翻译：本发明涉及用于数据处理的系统和方法。作为一个示例，讨论了包括数据解码器电路和矩阵选择控制电路的数据处理系统。数据解码器电路可操作以使用所选择的奇偶校验矩阵将数据解码算法应用于解码器输入以产生解码器输出。矩阵选择控制电路可操作以选择第一奇偶校验矩阵和第二奇偶校验矩阵中的一个作为所选奇偶校验矩阵。

35. 发明授权

US08661324B2 Systems and methods for non-binary decoding biasing control 有权
标题翻译：用于非二进制解码偏移控制的系统和方法
公开(公告)号：US08661324B2
公开(公告)日：2014-02-25
申请号：US13227538
申请日：2011-09-08
申请人： Shaohua Yang , Weijun Tan , Zongwang Li , Fan Zhang , Yang Han , Chung-Li Wang , Wu Chang
发明人： Shaohua Yang , Weijun Tan , Zongwang Li , Fan Zhang , Yang Han , Chung-Li Wang , Wu Chang
IPC分类号： H03M13/00
CPC分类号： H03M13/1102 , G11B20/10379 , G11B27/36 , G11B2220/2516 , H03M13/1111 , H03M13/3983 , H03M13/45 , H03M13/6569
摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes a data detector circuit, a biasing circuit, and a data decoder circuit. The data detector circuit is operable to apply a data detection algorithm to a series of symbols to yield a detected output, and the detected output includes a series of soft decision data corresponding to non-binary symbols. The biasing circuit is operable apply a bias to each of the series of soft decision data to yield a series of biased soft decision data. The data decoder circuit is operable to apply a data decoding algorithm to the series of biased soft decision data corresponding to the non-binary symbols.
摘要翻译：本发明的各种实施例提供了用于数据处理的系统和方法。作为示例，公开了包括数据检测器电路，偏置电路和数据解码器电路的数据处理电路。数据检测器电路可操作以将数据检测算法应用于一系列符号以产生检测到的输出，并且所检测的输出包括与非二进制符号对应的一系列软判决数据。偏置电路可操作地将偏置应用于该系列软判决数据中的每一个，以产生一系列偏置的软判决数据。数据解码器电路可操作以将数据解码算法应用于对应于非二进制符号的一系列偏置软判决数据。

36. 发明授权

US08443250B2 Systems and methods for error correction using irregular low density parity check codes 有权
标题翻译：使用不规则低密度奇偶校验码进行纠错的系统和方法
公开(公告)号：US08443250B2
公开(公告)日：2013-05-14
申请号：US12901816
申请日：2010-10-11
申请人： Zongwang Li , Yang Han , Shaohua Yang
发明人： Zongwang Li , Yang Han , Shaohua Yang
IPC分类号： H03M13/00
CPC分类号： H03M13/036 , G11B2020/185 , G11B2220/2516 , H03M13/1142 , H03M13/116
摘要： Various embodiments of the present invention provide systems and methods for generating a code format. One method discussed includes: receiving a first matrix having a row width and a column height that is greater than one; incorporating a circulant into a first column of the first matrix; testing the first column for trapping sets, wherein at least one trapping set is identified; selecting a value to mitigate the identified trapping set; and augmenting the first matrix with a second matrix to yield a composite matrix. The second matrix has the selected value in the first column, and wherein the identified trapping set is mitigated.
摘要翻译：本发明的各种实施例提供了用于生成代码格式的系统和方法。所讨论的一种方法包括：接收具有大于1的行宽度和列高度的第一矩阵; 将循环体结合到第一基质的第一柱中; 测试用于捕集组的第一列，其中识别至少一个捕集组; 选择一个值以减轻所识别的捕获集合; 以及用第二矩阵增加第一矩阵以产生复合矩阵。第二矩阵在第一列中具有所选择的值，并且其中所识别的捕获集合被减轻。

37. 发明申请

US20130067297A1 Systems and Methods for Non-Binary Decoding Biasing Control 有权
标题翻译：非二进制解码偏倚控制系统与方法
公开(公告)号：US20130067297A1
公开(公告)日：2013-03-14
申请号：US13227538
申请日：2011-09-08
申请人： Shaohua Yang , Weijun Tan , Zongwang Li , Fan Zhang , Yang Han , Chung-Li Wang , Wu Chang
发明人： Shaohua Yang , Weijun Tan , Zongwang Li , Fan Zhang , Yang Han , Chung-Li Wang , Wu Chang
IPC分类号： H03M13/45 , G06F11/10
CPC分类号： H03M13/1102 , G11B20/10379 , G11B27/36 , G11B2220/2516 , H03M13/1111 , H03M13/3983 , H03M13/45 , H03M13/6569
摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes a data detector circuit, a biasing circuit, and a data decoder circuit. The data detector circuit is operable to apply a data detection algorithm to a series of symbols to yield a detected output, and the detected output includes a series of soft decision data corresponding to non-binary symbols. The biasing circuit is operable apply a bias to each of the series of soft decision data to yield a series of biased soft decision data. The data decoder circuit is operable to apply a data decoding algorithm to the series of biased soft decision data corresponding to the non-binary symbols.
摘要翻译：本发明的各种实施例提供了用于数据处理的系统和方法。作为示例，公开了包括数据检测器电路，偏置电路和数据解码器电路的数据处理电路。数据检测器电路可操作以将数据检测算法应用于一系列符号以产生检测到的输出，并且所检测的输出包括与非二进制符号对应的一系列软判决数据。偏置电路可操作地将偏置应用于该系列软判决数据中的每一个，以产生一系列偏置的软判决数据。数据解码器电路可操作以将数据解码算法应用于对应于非二进制符号的一系列偏置软判决数据。

38. 发明申请

US20130063835A1 Systems and Methods for Generating Predictable Degradation Bias 有权
标题翻译：用于产生可预测的降解偏差的系统和方法
公开(公告)号：US20130063835A1
公开(公告)日：2013-03-14
申请号：US13227544
申请日：2011-09-08
申请人： Shaohua Yang , Weijun Tan , Zongwang Li , Fan Zhang , Yang Han
发明人： Shaohua Yang , Weijun Tan , Zongwang Li , Fan Zhang , Yang Han
IPC分类号： G11B5/03 , G11C5/14 , G11B5/035
CPC分类号： G11B20/10379 , G11B5/09 , G11B19/048 , G11B20/10268 , G11B20/10296 , G11B2220/2516 , H03M13/2957 , H03M13/6331 , H03M13/6343
摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes a data detector circuit and a bias calculation circuit. The data detector circuit is operable to apply a data detection algorithm to a first data set to yield a first series of soft decision data, and to apply the data detection algorithm to a second data set to yield a second series of soft decision data. The bias calculation circuit operable to calculate a series of bias values based at least in part on the first series of soft decision data and the second series of soft decision data. The series of bias values correspond to a conversion between the first series of soft decision data and the second series of soft decision data.
摘要翻译：本发明的各种实施例提供了用于数据处理的系统和方法。作为示例，公开了包括数据检测器电路和偏置计算电路的数据处理电路。数据检测器电路可操作以将数据检测算法应用于第一数据集以产生第一系列软判决数据，并将数据检测算法应用于第二数据集以产生第二系列软判决数据。偏置计算电路可操作以至少部分地基于第一系列软判决数据和第二系列软判决数据来计算一系列偏置值。一系列偏差值对应于第一系列软判决数据与第二系列软判决数据之间的转换。

39. 发明申请

US20120300332A1 Systems and Methods for Data Addressing in a Storage Device 有权
标题翻译：存储设备中数据寻址的系统和方法
公开(公告)号：US20120300332A1
公开(公告)日：2012-11-29
申请号：US13113219
申请日：2011-05-23
申请人： Yang Han , Zongwang Li , Shaohua Yang , Wu Chang
发明人： Yang Han , Zongwang Li , Shaohua Yang , Wu Chang
IPC分类号： G11B5/02 , G11B5/09
CPC分类号： G11B5/012 , G11B5/09 , G11B20/1217 , G11B20/1833 , G11B20/1866 , G11B2020/1222 , G11B2020/1267 , G11B2020/1288 , G11B2220/2516
摘要： Various embodiments of the present invention provide systems and methods for format efficient data storage. As an example, a data storage device is described that includes: a storage medium, a read/write head assembly, and a read channel circuit. The read/write head assembly is disposed in relation to the storage medium and operable to sense information corresponding to an encoded codeword. The read channel circuit is operable to receive the encoded codeword. The read channel circuit includes a missing symbols insertion circuit, a codeword de-scramble circuit, an address insertion circuit, and a data decoder circuit. The missing symbols insertion circuit, the codeword de-scramble circuit, and the address insertion circuit together are operable to pad a derivative of the encoded codeword with a plurality of symbols, to de-scramble the derivative of the encoded codeword, and to insert address information corresponding to the derivative of the encoded codeword to yield a modified encoded codeword. The data decoder circuit is operable to apply a data decoding algorithm to the modified encoded codeword to yield a decoded output.
摘要翻译：本发明的各种实施例提供了用于格式化数据存储的系统和方法。作为示例，描述了数据存储设备，其包括：存储介质，读/写头组件和读通道电路。读/写头组件相对于存储介质设置并且可操作以感测与编码码字对应的信息。读通道电路可操作以接收编码码字。读通道电路包括缺失符号插入电路，码字解扰电路，地址插入电路和数据解码器电路。丢失的符号插入电路，码字解扰电路和地址插入电路在一起可操作以用多个符号填充经编码的码字的导数，以解码编码码字的导数，并插入地址对应于编码码字的导数的信息以产生经修改的编码码字。数据解码器电路可操作以将数据解码算法应用到经修改的编码码字以产生解码输出。

40. 发明授权

US08321746B2 Systems and methods for quasi-cyclic LDPC code production and decoding 有权
标题翻译：准循环LDPC码生成和解码的系统和方法
公开(公告)号：US08321746B2
公开(公告)日：2012-11-27
申请号：US12512257
申请日：2009-07-30
申请人： Zongwang Li , Hao Zhong , Yang Han , Kiran Gunnam , Shaohua Yang , Yuan Xing Lee
发明人： Zongwang Li , Hao Zhong , Yang Han , Kiran Gunnam , Shaohua Yang , Yuan Xing Lee
IPC分类号： H03M13/00
CPC分类号： H03M13/116 , H03M13/033 , H03M13/1157 , H04L1/005 , H04L1/0057
摘要： Various approaches related to systems and methods for LDPC based data processing.
摘要翻译：与基于LDPC的数据处理的系统和方法有关的各种方法。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式