会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 21. 发明授权
      US5893136A Memory controller for independently supporting Synchronous and Asynchronous DRAM memories 失效
    • Memory controller for independently supporting Synchronous and Asynchronous DRAM memories
    • 用于独立支持同步和异步DRAM存储器的存储器控​​制器
    • US5893136A
    • 1999-04-06
    • US956693
    • 1997-10-24
    • Patrick F. Stolt , Thomas J. Holman
    • Patrick F. Stolt , Thomas J. Holman
    • G06F12/00 , G06F13/00 , G06F13/16
    • G06F13/1694 , Y02B60/1228
    • The present invention provides a method and apparatus in a memory controller coupled between a system bus and memory for independently supporting one of a Synchronous DRAM (SDRAM) and an Asynchronous DRAM (ADRAM) memory type via common signal pins. According to the preferred embodiment, the memory controller comprises memory control logic for generating both SDRAM and ADRAM memory interface signals and multiplexing means for selecting as output onto common signal pins either set of interface signals depending upon a memory type setting programmed within a configuration register. The memory control logic comprises at least a request processor in addition to two memory state machines, one for SDRAM and the other for ADRAM memory operations. When a system bus request is received by the request processor, it is assigned to a request state machine which interacts with both the SDRAM state machine and the ADRAM state machine to generate two sets of memory interface signals in addition to two sets of internal control signals. The sets of signals are input to a multiplexor provided for each type of control signals (i.e., memory interface and internal control), which multiplexors are controlled by the memory type select signal output from the configuration register. Based on the memory type setting programmed into the configuration registers, the appropriate sets of memory interface and internal control signals (i.e., either SDRAM or ADRAM) are selected for output to the memory array and to other units of the memory controller, respectively.
    • 本发明提供一种耦合在系统总线和存储器之间的存储器控​​制器中的方法和装置，用于通过公共信号引脚独立地支持同步DRAM（SDRAM）和异步DRAM（ADRAM）存储器类型之一。 根据优选实施例，存储器控制器包括用于产生SDRAM和ADRAM存储器接口信号的存储器控​​制逻辑和用于根据在配置寄存器内编程的存储器类型设置，将共同信号引脚选择为接口信号的集合的多路复用装置。 除了两个存储器状态机之外，存储器控制逻辑至少包括一个请求处理器，一个用于SDRAM，另一个用于ADRAM存储器操作。 当请求处理器接收到系统总线请求时，它被分配给请求状态机，该请求状态机与SDRAM状态机和ADRAM状态机进行交互，以产生两组存储器接口信号，以及两组内部控制信号 。 这些信号组被输入到为每种类型的控制信号（即，存储器接口和内部控制）提供的多路复用器，该多路复用器由从配置寄存器输出的存储器类型选择信号控制。 基于编程到配置寄存器中的存储器类型设置，选择适当的存储器接口组和内部控制信号（即，SDRAM或ADRAM）以输出到存储器阵列和存储器控制器的其他单元。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号