专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明申请

US20070058415A1 Method for depositing ferroelectric thin films using a mixed oxidant gas 审中-公开
标题翻译：使用混合氧化剂气体沉积铁电薄膜的方法
公开(公告)号：US20070058415A1
公开(公告)日：2007-03-15
申请号：US11520623
申请日：2006-09-14
申请人： Dong-Hyun Im , Byoung-Jae Bae , Ji-Eun Lim , Dong-Chul Yoo , Yeon-Kyu Jung
发明人： Dong-Hyun Im , Byoung-Jae Bae , Ji-Eun Lim , Dong-Chul Yoo , Yeon-Kyu Jung
IPC分类号： G11C11/22
CPC分类号： H01L28/55 , C23C16/409 , H01L27/11502 , H01L28/65
摘要： Disclosed are methods of forming ferroelectric material layers introducing a plurality of metallorganic source compounds into the reaction chamber, the source compounds being supplied in an appropriate ratio for forming the ferroelectric material. These metallorganic source compounds are, in turn, reacted with a NyOx/O2 oxidant gas mixture in which the NyOxcomponent(s) represents at least 50 volume percent of the oxidant gas. This mixture of metallorganic source compounds and oxidant gas mixture(s) are maintained at a deposition temperature and deposition pressure within the reaction chamber suitable for causing a reaction between the metallorganic source compounds and the oxidant gas for a deposition period sufficient to form the ferroelectric material layer. The resulting ferroelectric material layers exhibit improved uniformity, for example, near the interface with the bottom electrode.
摘要翻译：公开了形成将多个金属有机源化合物引入反应室的铁电材料层的方法，以适当的比例供给源化合物以形成铁电体材料。这些金属有机源化合物又与N 2 O 2 O 2 / O 2 O 2氧化剂气体混合物反应，其中N“ y O x分量代表氧化剂气体的至少50体积％。金属有机源化合物和氧化剂气体混合物的混合物保持在反应室内的沉积温度和沉积压力，适于在金属有机源化合物和氧化剂气体之间产生足以形成铁电材料的沉积时间层。所得到的铁电材料层表现出改善的均匀性，例如在与底部电极的界面附近。

22. 发明授权

US08644062B2 Multi-level memory device using resistance material 有权
标题翻译：使用电阻材料的多级存储器件
公开(公告)号：US08644062B2
公开(公告)日：2014-02-04
申请号：US12819498
申请日：2010-06-21
申请人： Ik-Soo Kim , Sung-Lae Cho , Do-Hyung Kim , Hyeong-Geun An , Dong-Hyun Im , Eun-Hee Cho
发明人： Ik-Soo Kim , Sung-Lae Cho , Do-Hyung Kim , Hyeong-Geun An , Dong-Hyun Im , Eun-Hee Cho
IPC分类号： G11C11/00
CPC分类号： G11C11/5685 , G11C8/08 , G11C11/5678 , G11C13/0004 , G11C13/0007 , G11C13/0061 , G11C13/0069 , G11C2013/009 , G11C2013/0092 , G11C2213/72 , H01L27/101 , H01L27/1021
摘要： A multi-level memory device includes an insulating layer having an opening therein, and a multi-level cell (MLC) formed in the opening that has a resistance level varies based on the data stored therein. The MLC is configured to have a resistance level that varies as write pulses having the same pulse height and different pulse widths are applied to the MLC.
摘要翻译：多级存储器件包括其中具有开口的绝缘层，并且形成在开口中的具有电阻电平的多电平单元（MLC）基于存储在其中的数据而变化。 MLC被配置为具有随着具有相同脉冲高度和不同脉冲宽度的写入脉冲被施加到MLC而变化的电阻电平。

23. 发明申请

US20120326110A1 PHASE CHANGE MEMORY DEVICES AND METHODS OF MANUFACTURING THE SAME 有权
标题翻译：相变存储器件及其制造方法
公开(公告)号：US20120326110A1
公开(公告)日：2012-12-27
申请号：US13495178
申请日：2012-06-13
申请人： Gyu-Hwan OH , Byoung-Jae Bae , Dong-Hyun Im , Doo-Hwan Park
发明人： Gyu-Hwan OH , Byoung-Jae Bae , Dong-Hyun Im , Doo-Hwan Park
IPC分类号： H01L45/00
CPC分类号： H01L45/06 , H01L27/2409 , H01L45/1233 , H01L45/126 , H01L45/143 , H01L45/144 , H01L45/1675 , H01L45/1683
摘要： A phase change memory device includes an impurity region on a substrate, the impurity region being in an active region, a metal silicide pattern at least partially buried in the impurity region, a diode on the impurity region, a lower electrode on the diode, a phase change layer pattern on the lower electrode, and an upper electrode on the phase change layer pattern.
摘要翻译：相变存储器件包括衬底上的杂质区域，有源区域中的杂质区域，至少部分地埋在杂质区域中的金属硅化物图案，杂质区域上的二极管，二极管上的下电极，下电极上的相变层图案，以及相变层图案上的上电极。

24. 发明申请

US20120252187A1 Semiconductor Device and Method of Manufacturing the Same 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：US20120252187A1
公开(公告)日：2012-10-04
申请号：US13422487
申请日：2012-03-16
申请人： Gyu-Hwan Oh , Dong-Hyun Kim , Kyung-Min Chung , Dong-Hyun Im
发明人： Gyu-Hwan Oh , Dong-Hyun Kim , Kyung-Min Chung , Dong-Hyun Im
IPC分类号： H01L21/329 , H01L21/283 , H01L21/02
CPC分类号： H01L27/1021 , H01L27/2409 , H01L27/2463 , H01L45/06 , H01L45/1233 , H01L45/1253 , H01L45/16 , H01L45/1683
摘要： A method of manufacturing the semiconductor device includes sequentially forming first to third mold layer patterns on a substrate and spaced apart from each other , forming a first semiconductor pattern between the first mold layer pattern and the second mold layer pattern, and a second semiconductor pattern between the second mold layer pattern and the third mold layer pattern, forming a first trench between the first mold layer pattern and the third mold layer pattern by removing a portion of the second mold layer pattern and portions of the first and second semiconductor patterns, depositing a material for a lower electrode conformally along side and bottom surfaces of the first trench, and forming first and second lower electrodes separated from each other on the first and second semiconductor patterns, respectively, by removing a portion of the material for a lower electrode positioned on the second mold layer pattern.
摘要翻译：制造半导体器件的方法包括在基片上依次形成第一至第三模层图案并彼此分开，在第一模层图案和第二模层图案之间形成第一半导体图案，以及第二半导体图案，第二模层图案和第三模层图案，通过去除第二模层图案的一部分和第一和第二半导体图案的部分，在第一模层图案和第三模层图案之间形成第一沟槽，用于下电极的材料沿着第一沟槽的侧表面和底表面共形地形成，并且通过移除位于第一和第二半导体图案上的下电极的材料的一部分，分别形成在第一和第二半导体图案上彼此分离的第一和第二下电极第二模层图案。

25. 发明申请

US20120231603A1 Methods of forming phase change material layers and methods of manufacturing phase change memory devices 审中-公开
标题翻译：形成相变材料层的方法和制造相变存储器件的方法
公开(公告)号：US20120231603A1
公开(公告)日：2012-09-13
申请号：US13400971
申请日：2012-02-21
申请人： DONG-HYUN IM , GYU-HWAN OH , SUNG-LAE CHO , IK-SOO KIM , SEUNG-HO PARK
发明人： DONG-HYUN IM , GYU-HWAN OH , SUNG-LAE CHO , IK-SOO KIM , SEUNG-HO PARK
IPC分类号： H01L45/00 , H01L21/20
CPC分类号： H01L45/06 , H01L27/2463 , H01L45/1233 , H01L45/144 , H01L45/1625 , H01L45/1683
摘要： A phase change material layer includes a Ge-M-Te (GMT) ternary phase change material, where Ge is germanium, M is a heavy metal, and Te is tellurium. The GMT ternary phase change material may also include a dopant.
摘要翻译：相变材料层包括Ge-M-Te（GMT）三元相变材料，其中Ge是锗，M是重金属，Te是碲。 GMT三元相变材料还可以包括掺杂剂。

26. 发明申请

US20120119181A1 SEMICONDUCTOR DEVICE INCLUDING BUFFER ELECTRODE, METHOD OF FABRICATING THE SAME, AND MEMORY SYSTEM INCLUDING THE SAME 有权
标题翻译：包括缓冲电极的半导体器件，其制造方法以及包括其的存储器系统
公开(公告)号：US20120119181A1
公开(公告)日：2012-05-17
申请号：US13241506
申请日：2011-09-23
申请人： Gyu-Hwan OH , Shin-Jae Kang , Sug-Woo Jung , Dong-Hyun Im , Chan-Mi Lee
发明人： Gyu-Hwan OH , Shin-Jae Kang , Sug-Woo Jung , Dong-Hyun Im , Chan-Mi Lee
IPC分类号： H01L47/00
CPC分类号： H01L45/06 , H01L27/224 , H01L27/2409 , H01L27/2472 , H01L45/04 , H01L45/1233 , H01L45/126 , H01L45/141 , H01L45/143 , H01L45/144 , H01L45/146
摘要： A semiconductor device includes a switching device disposed on a substrate. A buffer electrode pattern is disposed on the switching device. The buffer electrode pattern includes a first region having a first vertical thickness, and a second region having a second vertical thickness smaller than the first vertical thickness. A lower electrode pattern is disposed on the first region of the buffer electrode pattern. A trim insulating pattern is disposed on the second region of the buffer electrode pattern. A variable resistive pattern is disposed on the lower electrode pattern.
摘要翻译：半导体器件包括设置在基板上的开关器件。缓冲电极图案设置在开关装置上。缓冲电极图案包括具有第一垂直厚度的第一区域和具有小于第一垂直厚度的第二垂直厚度的第二区域。下部电极图案设置在缓冲电极图案的第一区域上。修整绝缘图案设置在缓冲电极图案的第二区域上。可变电阻图案设置在下电极图案上。

27. 发明申请

US20120040508A1 Method of Forming Semiconductor Device Having Self-Aligned Plug 有权
标题翻译：形成具有自对准插头的半导体器件的方法
公开(公告)号：US20120040508A1
公开(公告)日：2012-02-16
申请号：US13188981
申请日：2011-07-22
申请人： Gyu-Hwan Oh , Sung-Lae Cho , Byoung-Jae Bae , Ik-Soo Kim , Dong-Hyun Im , Doo-Hwan Park , Kyoung-Ha Eom , Sung-Un Kwon , Chul-Ho Shin , Sang-Sup Jeong
发明人： Gyu-Hwan Oh , Sung-Lae Cho , Byoung-Jae Bae , Ik-Soo Kim , Dong-Hyun Im , Doo-Hwan Park , Kyoung-Ha Eom , Sung-Un Kwon , Chul-Ho Shin , Sang-Sup Jeong
IPC分类号： H01L47/00
CPC分类号： H01L45/1683 , H01L27/2463 , H01L45/06
摘要： A conductive pattern on a substrate is formed. An insulating layer having an opening exposing the conductive pattern is formed. A bottom electrode is formed on the conductive pattern and a first sidewall of the opening. A spacer is formed on the bottom electrode and a second sidewall of the opening. The spacer and the bottom electrode are formed to be lower than a top surface of the insulating layer. A data storage plug is formed on the bottom electrode and the spacer. The data storage plug has a first sidewall aligned with a sidewall of the bottom electrode and a second sidewall aligned with a sidewall of the spacer. A bit line is formed on the data storage plug.
摘要翻译：形成基板上的导电图案。形成具有露出导电图案的开口的绝缘层。底部电极形成在导电图案和开口的第一侧壁上。在底部电极和开口的第二侧壁上形成间隔物。间隔件和底部电极形成为低于绝缘层的顶表面。数据存储插头形成在底部电极和间隔件上。数据存储插头具有与底部电极的侧壁对准的第一侧壁和与间隔件的侧壁对准的第二侧壁。在数据存储插头上形成位线。

28. 发明申请

US20080020489A1 METHODS OF FABRICATING FERROELECTRIC DEVICES 有权
标题翻译：制造电磁装置的方法
公开(公告)号：US20080020489A1
公开(公告)日：2008-01-24
申请号：US11778880
申请日：2007-07-17
申请人： Dong Hyun Im , Byoung-Jae Bae , Ik-Soo Kim , Jang-Eun Heo , Choong-Man Lee , Dong-Chul Yoo
发明人： Dong Hyun Im , Byoung-Jae Bae , Ik-Soo Kim , Jang-Eun Heo , Choong-Man Lee , Dong-Chul Yoo
IPC分类号： H01L21/00
CPC分类号： H01L21/02197 , H01L21/02271 , H01L21/02318 , H01L21/31691 , H01L28/55
摘要： A method of fabricating a ferroelectric device includes forming a ferroelectric layer on a substrate in a reaction chamber. An inactive gas is provided into the reaction chamber while unloading the substrate therefrom to thereby substantially inhibit formation of an impurity layer on the ferroelectric layer.
摘要翻译：制造铁电体元件的方法包括在反应室中的基板上形成铁电体层。在反应室中提供惰性气体，同时从其中卸载衬底，从而基本上抑制铁电层上的杂质层的形成。

29. 发明申请

US20070045689A1 Ferroelectric Structures Including Multilayer Lower Electrodes and Multilayer Upper Electrodes, and Methods of Manufacturing Same 审中-公开
标题翻译：包括多层下电极和多层上电极的铁电结构及其制造方法相同
公开(公告)号：US20070045689A1
公开(公告)日：2007-03-01
申请号：US11460177
申请日：2006-07-26
申请人： Ji-Eun Lim , Dong-Chul Yoo , Byoung-Jae Bae , Dong-Hyun Im , Suk-Pil Kim
发明人： Ji-Eun Lim , Dong-Chul Yoo , Byoung-Jae Bae , Dong-Hyun Im , Suk-Pil Kim
IPC分类号： H01L29/94
CPC分类号： H01L27/11502 , H01L27/11507 , H01L28/55 , H01L28/65
摘要： In a ferroelectric structure after a first lower electrode film is formed using a first metal nitride, a second lower electrode film is formed on the first lower electrode film using a first metal, a second metal oxide and/or a first alloy. After a ferroelectric layer is formed on the second lower electrode film, a first upper electrode film is formed on the ferroelectric layer using a second alloy. Related devices are also disclosed.
摘要翻译：在使用第一金属氮化物形成第一下部电极膜之后的铁电体结构中，使用第一金属，第二金属氧化物和/或第一合金，在第一下部电极膜上形成第二下部电极膜。在第二下电极膜上形成铁电体层之后，使用第二合金在铁电层上形成第一上电极膜。还公开了相关设备。

30. 发明申请

US20060214204A1 Ferroelectric structures and devices including upper/lower electrodes of different metals and methods of forming the same 审中-公开
标题翻译：铁电结构和器件包括不同金属的上/下电极及其形成方法
公开(公告)号：US20060214204A1
公开(公告)日：2006-09-28
申请号：US11270730
申请日：2005-11-09
申请人： Dong-Chul Yoo , Byoung Bae , Ji-Eun Lim , Dong-Hyun Im , Myung-Gon Kim
发明人： Dong-Chul Yoo , Byoung Bae , Ji-Eun Lim , Dong-Hyun Im , Myung-Gon Kim
IPC分类号： H01L29/94 , H01L29/76
CPC分类号： H01L27/11502 , G11C11/22 , H01L27/11507 , H01L28/55 , H01L28/65 , H01L28/75
摘要： A ferroelectric capacitor structure can include a ferroelectric layer on a lower electrode and an upper electrode on the ferroelectric layer, the upper electrode including a metal oxide and a metal.
摘要翻译：铁电电容器结构可以包括在下电极上的铁电层和铁电层上的上电极，上电极包括金属氧化物和金属。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式