专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201136186A 數位廣播傳送器、數位廣播接收器及其串流配置和處理方法 DIGITAL BROADCAST TRANSMITTER, DIGITAL BROADCAST RECEIVER, AND METHODS FOR CONFIGURING AND PROCESSING STREAMS THEREOF 审中-公开
简体标题：数码广播发送器、数码广播接收器及其串流配置和处理方法 DIGITAL BROADCAST TRANSMITTER, DIGITAL BROADCAST RECEIVER, AND METHODS FOR CONFIGURING AND PROCESSING STREAMS THEREOF
公开(公告)号：TW201136186A
公开(公告)日：2011-10-16
申请号：TW099116109
申请日：2010-05-20
申请人：三星電子股份有限公司
发明人：權容植 , 柳佳鉉 , 李濬熙 , 朴贊燮 , 金正振 , 秋敎信 , 池今難 , 朴晟一 , 金鐘和
IPC分类号： H03M , H04L
CPC分类号： H04L1/0041 , H03M13/09 , H03M13/15 , H03M13/1515 , H03M13/256 , H03M13/2721 , H03M13/2732 , H03M13/2771 , H03M13/2921 , H03M13/2933 , H03M13/2936 , H03M13/2945 , H03M13/2966 , H03M13/2972 , H03M13/356 , H03M13/6325 , H03M13/6331 , H03M13/6356 , H04H20/42 , H04L1/0045 , H04L1/0057 , H04L1/006 , H04L1/0065 , H04L1/0071 , H04L1/0083 , H04L1/0086 , H04L1/009 , H04L2001/0093 , H04N21/235 , H04N21/23614 , H04N21/4348 , H04N21/435
摘要：本發明提供一種處理數位廣播接收器串流之方法。本方法區分為一第一區配置給常規行動資料,以及一第二區配置給正常資料,本方法包含一接收器,其用以接收包含行動資料之一傳輸串流,行動資料置放在與常規行動資料分隔之第二區的至少一部分中,解調傳輸串流,等化解調後之傳輸串流,以及解碼常規行動資料之至少一者及來自等化傳輸串流之新行動資料。由此,行動資料服務可以不同方式提供。
简体摘要：本发明提供一种处理数码广播接收器串流之方法。本方法区分为一第一区配置给常规移动资料,以及一第二区配置给正常数据,本方法包含一接收器,其用以接收包含移动资料之一传输串流,移动资料置放在与常规移动资料分隔之第二区的至少一部分中,解调传输串流,等化解调后之传输串流,以及译码常规移动资料之至少一者及来自等化传输串流之新移动资料。由此,移动资料服务可以不同方式提供。

3. 发明专利

TW200703924A 使用信號-間隔碼的串接聯合地通過多傳送天線編碼及使用座標交插的裝置 APPARATUS USING CONCATENATIONS OF SIGNAL-SPACE CODES FOR JOINTLY ENCODING ACROSS MULTIPLE TRANSMIT ANTENNAS, AND EMPLOYING COORDINATE INTERLEAVING 审中-公开
简体标题：使用信号-间隔码的串接联合地通过多发送天线编码及使用座标交插的设备 APPARATUS USING CONCATENATIONS OF SIGNAL-SPACE CODES FOR JOINTLY ENCODING ACROSS MULTIPLE TRANSMIT ANTENNAS, AND EMPLOYING COORDINATE INTERLEAVING
公开(公告)号：TW200703924A
公开(公告)日：2007-01-16
申请号：TW095101673
申请日：2006-01-17
申请人：諾基亞股份有限公司 NOKIA CORPORATION
发明人：魯米滋瑪海約涅斯庫 IONESCU, DUMITRU MAHAI , 湯尼雷特 REID, TONY
IPC分类号： H03M , H04L
CPC分类号： H04L1/0041 , H03M13/25 , H03M13/29 , H03M13/2972 , H04L1/005 , H04L1/006 , H04L1/0065 , H04L1/0066 , H04L1/0625 , H04L1/065
摘要：本發明提供一種含有發送器及接收器而通過MIMO頻道傳輸資料之系統。輸入資料利用至少二個組元信號–空間編碼器之串接通過至少二個管道編碼於發送器中。每一組元編碼器係用以回應該輸入資料從具有至少一維之頻道字母產生一序列之符號。上述頻道字母之各個符號含有至少一個具有真及虛座標之複合符號。上述發送器交插頻道字母符號序列之座標並傳送(從至少二個發送天線)該交插後之座標。最好是,每一組元編碼器能使所有有效符號序列對之成員間之最小座標式漢明距離最大化,又能使所有有效不同碼字對之成員間之最小歐幾里得距離最大化且遵循一等特徵値標準。
简体摘要：本发明提供一种含有发送器及接收器而通过MIMO频道传输数据之系统。输入数据利用至少二个组元信号–空间编码器之串接通过至少二个管道编码于发送器中。每一组元编码器系用以回应该输入数据从具有至少一维之频道字母产生一串行之符号。上述频道字母之各个符号含有至少一个具有真及虚座标之复合符号。上述发送器交插频道字母符号串行之座标并发送(从至少二个发送天线)该交插后之座标。最好是,每一组元编码器能使所有有效符号串行对之成员间之最小座标式汉明距离最大化,又能使所有有效不同码字对之成员间之最小欧几里得距离最大化且遵循一等特征値标准。

4. 发明专利

TW200301624A 用以平行編碼資料位元之方法及裝置 METHOD AND APPARATUS FOR CODING BITS OF DATA IN PARALLEL 审中-公开
简体标题：用以平行编码数据比特之方法及设备 METHOD AND APPARATUS FOR CODING BITS OF DATA IN PARALLEL
公开(公告)号：TW200301624A
公开(公告)日：2003-07-01
申请号：TW091136117
申请日：2002-12-13
申请人：奎康公司 QUALCOMM, INCORPORATED
发明人：詹姆士Y 赫特 JAMES Y. HURT , 羅伯J 法斯 ROBERT J. FUCHS , 麥克A 哈渥德 MICHAEL A. HOWARD
IPC分类号： H03M
CPC分类号： H04L1/005 , H03M13/235 , H03M13/275 , H03M13/2764 , H03M13/2903 , H03M13/2972 , H03M13/6561 , H03M13/6563 , H03M13/6575 , H04L1/0043 , H04L1/0065 , H04L1/0066 , H04L1/0069 , H04L1/0071
摘要：一種用於平行編碼多重位元之方法及裝置，其中該輸出係為遞迴地產生。於每個時鐘週期內，該編碼器(1500)處理多重位元且產生輸出以與於傳統卷積(convolutional)編碼器中在多重時鐘週期內循序產生的那些位元一致。於一具體實施例中，輸入資料儲存於多重記憶體儲存單元(1104到1106)內，每個儲存單元可被唯一地定址以提供資料給平行編碼器。
简体摘要：一种用于平行编码多重比特之方法及设备，其中该输出系为递归地产生。于每个时钟周期内，该编码器(1500)处理多重比特且产生输出以与于传统卷积(convolutional)编码器中在多重时钟周期内循序产生的那些比特一致。于一具体实施例中，输入数据存储于多重内存存储单元(1104到1106)内，每个存储单元可被唯一地寻址以提供数据给平行编码器。

5. 发明专利

TWI306698B 用以平行編碼資料位元之方法及裝置 METHOD AND APPARATUS FOR CODING BITS OF DATA IN PARALLEL 有权
简体标题：用以平行编码数据比特之方法及设备 METHOD AND APPARATUS FOR CODING BITS OF DATA IN PARALLEL
公开(公告)号：TWI306698B
公开(公告)日：2009-02-21
申请号：TW091136117
申请日：2002-12-13
申请人：奎康公司 QUALCOMM INCORPORATED
发明人：詹姆士Y. 赫特 JAMES Y. HURT , 羅伯J. 法斯 ROBERT J. FUCHS , 麥克A. 哈渥德 MICHAEL A. HOWARD
IPC分类号： H03M
CPC分类号： H04L1/005 , H03M13/235 , H03M13/275 , H03M13/2764 , H03M13/2903 , H03M13/2972 , H03M13/6561 , H03M13/6563 , H03M13/6575 , H04L1/0043 , H04L1/0065 , H04L1/0066 , H04L1/0069 , H04L1/0071
摘要：一種用於平行編碼多重位元之方法及裝置,其中該輸出係為遞迴地產生。於每個時鐘週期內,該編碼器(1500)處理多重位元且產生輸出以與於傳統卷積(convolutional)編碼器中在多重時鐘週期內循序產生的那些位元一致。於一具體實施例中,輸入資料儲存於多重記憶體儲存單元(1104到1106)內,每個儲存單元可被唯一地定址以提供資料給平行編碼器。
简体摘要：一种用于平行编码多重比特之方法及设备,其中该输出系为递归地产生。于每个时钟周期内,该编码器(1500)处理多重比特且产生输出以与于传统卷积(convolutional)编码器中在多重时钟周期内循序产生的那些比特一致。于一具体实施例中,输入数据存储于多重内存存储单元(1104到1106)内,每个存储单元可被唯一地寻址以提供数据给平行编码器。

6. 发明专利

TW200737737A 編碼與解碼的方法及系統 ENCODING AND DECODING METHODS AND SYSTEMS 审中-公开
简体标题：编码与译码的方法及系统 ENCODING AND DECODING METHODS AND SYSTEMS
公开(公告)号：TW200737737A
公开(公告)日：2007-10-01
申请号：TW095142964
申请日：2006-11-21
申请人：財團法人工業技術研究院 INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE
发明人：邱茂清 MAO-CHING CHIU , 陸曉 HSIAO-FENG LU
IPC分类号： H03M
CPC分类号： H03M13/2972 , H03M13/1197 , H03M13/2939 , H03M13/296 , H04L1/0065
摘要：一種用於資訊處理應用的編碼器,所述編碼器包含:輸入,其經配置以提供需編碼的資訊位元;和前饋迴旋外代碼編碼器,其經配置以編碼所述資訊位元,以便產生包含所述資訊位元和奇偶位元的經編碼的資訊位元。所述編碼器還可包含至少一個交錯器,其經配置以交錯所述經編碼的資訊位元,以便產生外代碼字。另外,所述編碼器可包含基於碼率1的1/(1+D)累加碼的內代碼編碼器,其經配置以編碼所述外代碼字,以便產生對應於所述資訊位元的一個或一個以上代碼字。
简体摘要：一种用于信息处理应用的编码器,所述编码器包含:输入,其经配置以提供需编码的信息比特;和前馈回旋外代码编码器,其经配置以编码所述信息比特,以便产生包含所述信息比特和奇偶比特的经编码的信息比特。所述编码器还可包含至少一个交错器,其经配置以交错所述经编码的信息比特,以便产生外代码字。另外,所述编码器可包含基于码率1的1/(1+D)累加码的内代码编码器,其经配置以编码所述外代码字,以便产生对应于所述信息比特的一个或一个以上代码字。

7. 发明专利

TW548905B 串列鏈接加速碼失效
简体标题：串行链接加速码
公开(公告)号：TW548905B
公开(公告)日：2003-08-21
申请号：TW089109845
申请日：2000-05-22
申请人：魯森工業技術股份有限公司
发明人：魏理方
IPC分类号： G06F , H03M , H04L
CPC分类号： H03M13/2703 , H03M13/256 , H03M13/258 , H03M13/2972 , H03M13/2993
摘要：經由串列鏈接加速碼的使用，可以一種可接受之解碼複雜性的水準獲得有利的錯誤率性能、高頻寬效率、低延遲及降低的錯誤底限。由一第一外部編碼器提供至少部份輸出位元並至少包括一冗餘位元，由一第二內部編碼器提供進一步交錯處理。處理後的資料及冗餘位元接著自一預設的群集中選擇一個符號進行傳輸。在該接收器中，該加速碼使用相符數量的軟輸出解碼器進行解碼，該加速碼反覆地以此方式運算，相較於單一編碼，可獲得改善的性能。該加速碼可為不同的次元，並可作為一多層碼的一部份，以獲得所需的頻寬效率水準。
简体摘要：经由串行链接加速码的使用，可以一种可接受之译码复杂性的水准获得有利的错误率性能、高带宽效率、低延迟及降低的错误底限。由一第一外部编码器提供至少部份输出比特并至少包括一冗余比特，由一第二内部编码器提供进一步交错处理。处理后的数据及冗余比特接着自一默认的群集中选择一个符号进行传输。在该接收器中，该加速码使用相符数量的软输出译码器进行译码，该加速码反复地以此方式运算，相较於单一编码，可获得改善的性能。该加速码可为不同的次元，并可作为一多层码的一部份，以获得所需的带宽效率水准。

8. 发明专利

TWI330005B 編碼與解碼的方法及系統 ENCODING AND DECODING METHODS AND SYSTEMS 有权
简体标题：编码与译码的方法及系统 ENCODING AND DECODING METHODS AND SYSTEMS
公开(公告)号：TWI330005B
公开(公告)日：2010-09-01
申请号：TW095142964
申请日：2006-11-21
申请人：財團法人工業技術研究院
发明人：邱茂清 , 陸曉峯
IPC分类号： H03M
CPC分类号： H03M13/2972 , H03M13/1197 , H03M13/2939 , H03M13/296 , H04L1/0065
摘要：一種用於資訊處理應用的編碼器，所述編碼器包含：輸入，其經配置以提供需編碼的資訊位元；和前饋迴旋外代碼編碼器，其經配置以編碼所述資訊位元，以便產生包含所述資訊位元和奇偶位元的經編碼的資訊位元。所述編碼器還可包含至少一個交錯器，其經配置以交錯所述經編碼的資訊位元，以便產生外代碼字。另外，所述編碼器可包含基於碼率1的1/(1＋D)累加碼的內代碼編碼器，其經配置以編碼所述外代碼字，以便產生對應於所述資訊位元的一個或一個以上代碼字。
简体摘要：一种用于信息处理应用的编码器，所述编码器包含：输入，其经配置以提供需编码的信息比特；和前馈回旋外代码编码器，其经配置以编码所述信息比特，以便产生包含所述信息比特和奇偶比特的经编码的信息比特。所述编码器还可包含至少一个交错器，其经配置以交错所述经编码的信息比特，以便产生外代码字。另外，所述编码器可包含基于码率1的1/(1＋D)累加码的内代码编码器，其经配置以编码所述外代码字，以便产生对应于所述信息比特的一个或一个以上代码字。

9. 发明专利

TWI236231B 解碼方法及裝置 DECODING MEHTOD AND APPARATUS 有权
简体标题：译码方法及设备 DECODING MEHTOD AND APPARATUS
公开(公告)号：TWI236231B
公开(公告)日：2005-07-11
申请号：TW090111631
申请日：2001-05-15
申请人：奎康公司 QUALCOMM INCORPORATED
发明人：傑克K. 沃夫 JACK K. WOLF
IPC分类号： H03M , H04L
CPC分类号： H03M13/6513 , H03M13/2957 , H03M13/2972
摘要：一種解碼方法及裝置，其包含提供能力來解碼在一發射器中由一序列串鏈碼或一平行處理方式的渦輪碼所編碼的資料符號。該接收器在知道該編碼方法時，可重新設定成由一表(600)中選擇資料符號來實施適當的解碼處理。開始時，係決定出複數個資料符號Xi，Yi及Wi的一些資料符號的一資料符號估計。該資料符號Xi，Yi及Wi的估計發射到一第一及第二決策節點(610，620)，其包含在一個或多個編碼公式中的變數估計。對該資料符號Xi的一新的估計係根據在初始步驟中所決定的估計值，以及在該第一及第二決策節點(610，620)處對每個出現的資料符號Xi的新估計值來決定。在正規化資料符號Xi，Yi，Wi的估計之後，資料符號Xi的一新估計值可在維持比先前決定的估計要具有更高信心度的該資料符號Xi的真實值之下來決定。
简体摘要：一种译码方法及设备，其包含提供能力来译码在一发射器中由一串行串链码或一平行处理方式的涡轮码所编码的数据符号。该接收器在知道该编码方法时，可重新设置成由一表(600)中选择数据符号来实施适当的译码处理。开始时，系决定出复数个数据符号Xi，Yi及Wi的一些数据符号的一数据符号估计。该数据符号Xi，Yi及Wi的估计发射到一第一及第二决策节点(610，620)，其包含在一个或多个编码公式中的变量估计。对该数据符号Xi的一新的估计系根据在初始步骤中所决定的估计值，以及在该第一及第二决策节点(610，620)处对每个出现的数据符号Xi的新估计值来决定。在范式数据符号Xi，Yi，Wi的估计之后，数据符号Xi的一新估计值可在维持比先前决定的估计要具有更高信心度的该数据符号Xi的真实值之下来决定。

10. 发明专利

TWI223529B 平行資料位元編碼之方法及裝置 METHOD AND APPARATUS FOR CODING BITS OF DATA IN PARALLEL 失效
简体标题：平行数据比特编码之方法及设备 METHOD AND APPARATUS FOR CODING BITS OF DATA IN PARALLEL
公开(公告)号：TWI223529B
公开(公告)日：2004-11-01
申请号：TW091121619
申请日：2002-09-20
申请人：奎康公司 QUALCOMM INCORPORATED
发明人：羅漢S. 莎菲 ROHAN S. SALVI , 麥克A. 哈渥德 MICHAEL A. HOWARD
IPC分类号： H04L
CPC分类号： H03M13/6561 , H03M13/23 , H03M13/29 , H03M13/2903 , H03M13/2972
摘要：本發明揭示一種能夠平行編碼多位資料位元之串接編碼器，其包括一第一(外部)編碼器、一記憶體及一第二(內部)編碼器，彼此串聯耦合。第一編碼器會根據第一編碼結構平行接收且編碼M位資料位元，以產生MR位編碼位元。該記憶體則會從該第一編碼器接收且儲存MR位編碼位元中數個未刺穿的MR位編碼位元。第二編碼器會根據第二編碼結構平行接收且編碼N位編碼位元，以產生編碼資料。M及N可能是任意數(例如，M 8，N 4)。每個編碼器都可能是(比率為1/2)的捲積編碼器，用以實施特殊的多項式產生器，並且可以一個或多個查值表、狀態機或其它設計方式來實施。
简体摘要：本发明揭示一种能够平行编码多位数据比特之串接编码器，其包括一第一(外部)编码器、一内存及一第二(内部)编码器，彼此串联耦合。第一编码器会根据第一编码结构平行接收且编码M位数据比特，以产生MR位编码比特。该内存则会从该第一编码器接收且存储MR位编码比特中数个未刺穿的MR位编码比特。第二编码器会根据第二编码结构平行接收且编码N位编码比特，以产生编码数据。M及N可能是任意数(例如，M 8，N 4)。每个编码器都可能是(比率为1/2)的卷积编码器，用以实施特殊的多项式产生器，并且可以一个或多个查值表、状态机或其它设计方式来实施。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式