会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明专利
    • 基本函數之高準確度預估
    • 基本函数之高准确度预估
    • TW434507B
    • 2001-05-16
    • TW087109037
    • 1998-06-08
    • 萬國商業機器公司
    • 馬汀史丹利史奇摩勒都諾諾曼先濟
    • G06F
    • G06F7/535G06F7/5525
    • 本發明提出一種利用電腦系統來估計一輸入值之平方根,平方根倒數,與倒數的改良方法。該輸入值,在正規化之後,是用以自一表選擇一對常數。該二常數是以該輸入值之每一間段之該函數的一線性近似為基礎,且受到偏移以降低一給定間段之最大誤差。估計之函數是藉由相加或相減經正規化之輸入值之一部份及第一常數的乘積與第二常數來加以計算。在一建構中,該輸入值是在範圍l≦ x
    • 本发明提出一种利用电脑系统来估计一输入值之平方根,平方根倒数,与倒数的改良方法。该输入值,在范式之后,是用以自一表选择一对常数。该二常数是以该输入值之每一间段之该函数的一线性近似为基础,且受到偏移以降低一给定间段之最大误差。估计之函数是借由相加或相减经范式之输入值之一部份及第一常数的乘积与第二常数来加以计算。在一建构中,该输入值是在范围l≦ x<2之中受到范式,且使用一检查表,且该检查表之间段大小为1/32。在另一较佳实例中,只有假数之低级部份是用于相乘-相加运算,以减少所需之比特数目(假数之高级部份是用以自该表选择该等常数)。在另一建构中,该输入值是在范围0.5≦x<2之中受到范式,且使用二检查表,而第一检查表在范围0.5≦x
    • 4. 发明专利
    • 向量浮點引數之減少 VECTOR FLOATING POINT ARGUMENT REDUCTION
    • 矢量浮点参数之减少 VECTOR FLOATING POINT ARGUMENT REDUCTION
    • TW201216152A
    • 2012-04-16
    • TW100130131
    • 2011-08-23
    • ARM股份有限公司
    • 克拉斯克賽門約翰席米斯多明尼克雨果奈斯塔哲恩
    • G06F
    • G06F17/10G06F5/012G06F7/483G06F7/5525G06F9/30036G06F2207/5521
    • 當對浮點值執行向量歸一化(vector normalisation)時,近似倒數值產生指令用於產生近似倒數值,該近似倒數值具有尾數1及由輸入浮點數之指數域(exponent field)之按位元反演(bitwise inversion)給出之指數。使用乘法指令之經修改數字,該乘法指令除當帶正負號零乘以帶正負號無限從而產生帶正負號預定取代值(諸如2)時以外,執行乘法,該乘法給出標準IEEE 754結果。該歸一化操作可藉由計算縮放值(scaling value)來執行,該縮放值取決於使用近似倒數值產生指令之向量浮點值。然後可使用修改乘法指令縮放輸入分量中之每一輸入分量,以產生由複數個經縮放分量形成之經縮放向量浮點值。因此可計算該經縮放向量浮點值之量值,且個別經縮放分量中之每一經縮放分量除以此量值以產生歸一化向量浮點值。可將縮放值設定為2 C ,其中C為整數值,該整數值經選擇以使得該複數個經縮放分量之平方和小於預定極限值。
    • 当对浮点值运行矢量归一化(vector normalisation)时,近似倒数值产生指令用于产生近似倒数值,该近似倒数值具有尾数1及由输入浮点数之指数域(exponent field)之按比特反演(bitwise inversion)给出之指数。使用乘法指令之经修改数字,该乘法指令除当带正负号零乘以带正负号无限从而产生带正负号预定取代值(诸如2)时以外,运行乘法,该乘法给出标准IEEE 754结果。该归一化操作可借由计算缩放值(scaling value)来运行,该缩放值取决于使用近似倒数值产生指令之矢量浮点值。然后可使用修改乘法指令缩放输入分量中之每一输入分量,以产生由复数个经缩放分量形成之经缩放矢量浮点值。因此可计算该经缩放矢量浮点值之量值,且个别经缩放分量中之每一经缩放分量除以此量值以产生归一化矢量浮点值。可将缩放值设置为2 C ,其中C为整数值,该整数值经选择以使得该复数个经缩放分量之平方和小于预定极限值。
    • 10. 发明专利
    • 以少位元處理器作多位元求方根之方法
    • 以少比特处理器作多比特求方根之方法
    • TWI229814B
    • 2005-03-21
    • TW090117974
    • 2001-07-24
    • 華邦電子股份有限公司 WINBOND ELECTRONICS CORP.
    • 吳聲宏
    • G06F
    • G06F7/5525
    • 本發明係關於一種以少位元處理器作多位元求方根之方法,尤指一種可在微處理器呈較少位元數量的情況下,仍可達到快速開方根的效果,而有別於傳統耗時或佔用較多記憶體的開方根或查表方式,此快速求方根之方法,係配合處理器的算術邏輯單元、累積器、資料暫存器、程式暫存器、程式計數器等單元進行求多位元數值方根的處理,首先令資料暫存器內存有一待求方根值,其中待求方根值分解為一個帶有最大22k因式分解表示式(c×22k+d=(a×2k+b)2,其中c,d
    • 本发明系关于一种以少比特处理器作多比特求方根之方法,尤指一种可在微处理器呈较少比特数量的情况下,仍可达到快速开方根的效果,而有别于传统耗时或占用较多内存的开方根或查表方式,此快速求方根之方法,系配合处理器的算术逻辑单元、累积器、数据寄存器、进程寄存器、进程计数器等单元进行求多比特数值方根的处理,首先令数据寄存器内存有一待求方根值,其中待求方根值分解为一个带有最大22k因式分解表达式(c×22k+d=(a×2k+b)2,其中c,d<22k;a,b<2k),如此,其他参数c,d即成为少比特的数值,符合少位先处理的条件,再于进程寄存器内存有第一、第二处理步骤,提供算术逻辑单元计算方根值的a,b数值,由于a,b系依c,d数值求得,并且 c,d小于22k,是比特相少的数值,利于算术逻辑单元的处理速度,当a,b求出后算术逻辑单元即可由方根表达式计算出方根,并存入数据寄存器中,借以提供一种可较快速地取得求方根之方法。