专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201814504A 處置針對向量指令的元素間位址危害审中-公开
简体标题：处置针对矢量指令的元素间位址危害
公开(公告)号：TW201814504A
公开(公告)日：2018-04-16
申请号：TW106130131
申请日：2017-09-04
申请人： ARM股份有限公司 , ARM LIMITED
发明人：荷斯奈爾馬修詹姆士 , HORSNELL, MATTHEW JAMES , 伊宥爾瑪普 , EYOLE, MBOU
IPC分类号： G06F9/30 , G06F13/16
CPC分类号： G06F9/30036
摘要：一種裝置具有支援向量加載及儲存指令的處理電路系統4。回應於交易開始事件，處理電路系統推測性地執行一或更多個後續指令。回應於交易結束事件，處理電路系統4實行彼等指令的推測性結果。危害偵測電路系統50偵測在用於先前的向量加載指令的資料元素J的位址及用於後來的向量儲存指令的資料元素K的位址之間是否發生元素間位址危害，其中K及J是不相等的。回應於偵測到元素間位址危害，危害偵測電路系統50觸發處理電路系統4以中止交易開始事件之後的指令的進一步處理且防止推測性結果被實行。此方法可針對向量化代碼提供更快的效能。
简体摘要：一种设备具有支持矢量加载及存储指令的处理电路系统4。回应于交易开始事件，处理电路系统推测性地运行一或更多个后续指令。回应于交易结束事件，处理电路系统4实行彼等指令的推测性结果。危害侦测电路系统50侦测在用于先前的矢量加载指令的数据元素J的位址及用于后来的矢量存储指令的数据元素K的位址之间是否发生元素间位址危害，其中K及J是不相等的。回应于侦测到元素间位址危害，危害侦测电路系统50触发处理电路系统4以中止交易开始事件之后的指令的进一步处理且防止推测性结果被实行。此方法可针对矢量化代码提供更快的性能。

2. 发明专利

TWI522832B 支援密碼學之指令有权
简体标题：支持密码学之指令
公开(公告)号：TWI522832B
公开(公告)日：2016-02-21
申请号：TW101134968
申请日：2012-09-24
申请人： ARM股份有限公司 , ARM LIMITED
发明人：荷斯奈爾馬修詹姆士 , HORSNELL, MATTHEW JAMES , 柯蕭丹尼爾 , KERSHAW, DANIEL , 格利森斯維特理查羅伊 , GRISENTHWAITE, RICHARD ROY , 拜爾斯史都華大衛 , BILES, STUART DAVID
IPC分类号： G06F21/00
CPC分类号： G06F21/602 , G06F9/30007 , G06F9/30029 , G06F9/30032 , G06F9/30036 , G06F9/30145 , G06F9/3887 , G09C1/00 , H04L9/0643 , H04L9/3239 , H04L2209/12 , H04L2209/125

3. 发明专利

TW201907308A 位址轉譯資料的無效化审中-公开
简体标题：位址转译数据的无效化
公开(公告)号：TW201907308A
公开(公告)日：2019-02-16
申请号：TW107121680
申请日：2018-06-25
申请人：英商ARM股份有限公司 , ARM LIMITED
发明人：荷斯奈爾馬修詹姆士 , HORSNELL, MATTHEW JAMES , 馬科里斯葛利格瑞斯 , MAGKLIS, GRIGORIOS , 格利森斯維特理查羅伊 , GRISENTHWAITE, RICHARD ROY
IPC分类号： G06F12/10 , G06F9/30
摘要：包括儲存位址轉譯資料的一或更多個事務緩存器16、18、20的資料處理系統2執行各別位址轉譯上下文VMID、ASID、X內的轉譯緩存器無效化指令TLBI。由於執行轉譯緩存器無效化指令而產生的轉譯緩存器無效化訊號被廣播到各別的轉譯緩存器且包括指定被執行的轉譯緩存器無效化指令的位址轉譯上下文的訊號。轉譯緩存器無效化訊號內所指定的此位址轉譯上下文用來閘控彼等轉譯緩存器無效化訊號在由是潛在的無效化目標的轉譯緩存器所接收時是否被刷新。轉譯緩存器無效化訊號內所提供的位址轉譯上下文資料亦可用來控制在接收到轉譯緩存器無效化訊號時是否中止用於本端事務記憶體存取的本端記憶體事務。
简体摘要：包括存储位址转译数据的一或更多个事务缓存器16、18、20的数据处理系统2运行各别位址转译上下文VMID、ASID、X内的转译缓存器无效化指令TLBI。由于运行转译缓存器无效化指令而产生的转译缓存器无效化信号被广播到各别的转译缓存器且包括指定被运行的转译缓存器无效化指令的位址转译上下文的信号。转译缓存器无效化信号内所指定的此位址转译上下文用来闸控彼等转译缓存器无效化信号在由是潜在的无效化目标的转译缓存器所接收时是否被刷新。转译缓存器无效化信号内所提供的位址转译上下文数据亦可用来控制在接收到转译缓存器无效化信号时是否中止用于本端事务内存存取的本端内存事务。

4. 发明专利

TW201322041A 支援密碼學之指令审中-公开
简体标题：支持密码学之指令
公开(公告)号：TW201322041A
公开(公告)日：2013-06-01
申请号：TW101134968
申请日：2012-09-24
申请人： ARM股份有限公司 , ARM LIMITED
发明人：荷斯奈爾馬修詹姆士 , HORSNELL, MATTHEW JAMES , 柯蕭丹尼爾 , KERSHAW, DANIEL , 格利森斯維特理查羅伊 , GRISENTHWAITE, RICHARD ROY , 拜爾斯史都華大衛 , BILES, STUART DAVID
IPC分类号： G06F21/00
CPC分类号： G06F21/602 , G06F9/30007 , G06F9/30029 , G06F9/30032 , G06F9/30036 , G06F9/30145 , G06F9/3887 , G09C1/00 , H04L9/0643 , H04L9/3239 , H04L2209/12 , H04L2209/125
摘要：資料處理系統2包括單一指令多重資料暫存器檔案12及單一指令多重處理電路14。單一指令多重資料處理電路14支援用於執行散列演算法之部分之密碼學處理指令的執行。運算元儲存在單一指令多重資料暫存器檔案12之內。支援密碼學之指令不遵循一般基於通道(lane-based)之處理且產生輸出運算元，在該等輸出運算元中，輸出運算元之不同部分取決於在輸入運算元之內的多個不同元素。
简体摘要：数据处理系统2包括单一指令多重数据寄存器文档12及单一指令多重处理电路14。单一指令多重数据处理电路14支持用于运行散列算法之部分之密码学处理指令的运行。算子存储在单一指令多重数据寄存器文档12之内。支持密码学之指令不遵循一般基于信道(lane-based)之处理且产生输出算子，在该等输出算子中，输出算子之不同部分取决于在输入算子之内的多个不同元素。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式